JPH0267814A - 電子スチルカメラの同期信号発生装置 - Google Patents
電子スチルカメラの同期信号発生装置Info
- Publication number
- JPH0267814A JPH0267814A JP63218593A JP21859388A JPH0267814A JP H0267814 A JPH0267814 A JP H0267814A JP 63218593 A JP63218593 A JP 63218593A JP 21859388 A JP21859388 A JP 21859388A JP H0267814 A JPH0267814 A JP H0267814A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- coefficient
- noise
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 5
- 230000008030 elimination Effects 0.000 abstract 1
- 238000003379 elimination reaction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 239000013256 coordination polymer Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電子スチルカメラ用磁気記録媒体より検出され
る録再トラック位置決め用同期信号から雑音を除去する
電子スチルカメラの同期信号発生装置に関する。
る録再トラック位置決め用同期信号から雑音を除去する
電子スチルカメラの同期信号発生装置に関する。
電子スチルカメラにあっては、記録・再生可能な媒体と
してディスク型の磁気記録媒体が利用され、１トラツク
当たり１フレ一ム画相当のビデオ信号を記録することで
数十トラックに数十画像分の画像データを記録すること
ができるようになっている。データの記録及び再生を確
実に行う為に、これらの各トラックの位置及び画像デー
タの記録される先頭位置を確実に設定及び検出すること
が極めて重要であり、この位置は磁気記録媒体の所定位
置に磁気記録されている同期信号を磁気的に再生するこ
とで検出するようになっている。
してディスク型の磁気記録媒体が利用され、１トラツク
当たり１フレ一ム画相当のビデオ信号を記録することで
数十トラックに数十画像分の画像データを記録すること
ができるようになっている。データの記録及び再生を確
実に行う為に、これらの各トラックの位置及び画像デー
タの記録される先頭位置を確実に設定及び検出すること
が極めて重要であり、この位置は磁気記録媒体の所定位
置に磁気記録されている同期信号を磁気的に再生するこ
とで検出するようになっている。
ここで、磁気ヘッド等により磁気的に検出される同期信
号は雑音を含んでいるため、雑音除去回路によって雑音
を除去している。
号は雑音を含んでいるため、雑音除去回路によって雑音
を除去している。
第３図は従来の雑音除去回路を示す。先ず構成を説明す
ると、１． ２． ３． ４は隣合うデータ入力端子と
出力端子とが従属接続したＤ型のフリップフロップ、５
．６は互に直列接続したインバータ、７は排他的論理和
回路（ＢｘｃｌｕｓｉｖｅＮＯＲＧａｔｅ）、８はＮＡ
ＮＤ回路であり、インバータ回路５に所定周期のクロッ
ク信号ＣＫを供給し、インバータ６の出力を７リツプフ
ロツプ１゜２．３のクロック入力端子に供給し、初段フ
リップフロップ１のデータ入力端子に磁気記録媒体より
検出された同期信号ＤＩＮを入力する。更に、第２．第
３段目のフリップフロップ２．３の出力信号Ｑ２．Ｑ３
が印加される排他的論理和回路７の出力信号とインバー
タ５の出力信号をＮＡＮＤ回路８に印加し、その出力信
号を最終段のフリップフロップ４のクロック入力端子に
印加している。そして、最終段のフリップフロップ４の
出力信号Ｑ４を雑音の無い同期信号として利用するよう
になっている。尚、“Ｌ”レベルのリセット信号Ｒ５Ｔ
によりフリップ７０ツブ１． ２． ３． ４は同時に
初期化される。
ると、１． ２． ３． ４は隣合うデータ入力端子と
出力端子とが従属接続したＤ型のフリップフロップ、５
．６は互に直列接続したインバータ、７は排他的論理和
回路（ＢｘｃｌｕｓｉｖｅＮＯＲＧａｔｅ）、８はＮＡ
ＮＤ回路であり、インバータ回路５に所定周期のクロッ
ク信号ＣＫを供給し、インバータ６の出力を７リツプフ
ロツプ１゜２．３のクロック入力端子に供給し、初段フ
リップフロップ１のデータ入力端子に磁気記録媒体より
検出された同期信号ＤＩＮを入力する。更に、第２．第
３段目のフリップフロップ２．３の出力信号Ｑ２．Ｑ３
が印加される排他的論理和回路７の出力信号とインバー
タ５の出力信号をＮＡＮＤ回路８に印加し、その出力信
号を最終段のフリップフロップ４のクロック入力端子に
印加している。そして、最終段のフリップフロップ４の
出力信号Ｑ４を雑音の無い同期信号として利用するよう
になっている。尚、“Ｌ”レベルのリセット信号Ｒ５Ｔ
によりフリップ７０ツブ１． ２． ３． ４は同時に
初期化される。
第４図はこの回路の作動を説明するタイミングチャート
であり、クロック信号ＣＫの２周期分以上の期間（＞
２ Ｔ）で“Ｈ”レベルとなる同期信号Ｄ１ｍが人力さ
れると、フリップフロップ１、 ２． ３がクロック信
号ＣＫに同期してカスケード転送し、更に、フリップフ
ロップ２．３の出力信号Ｑ２．Ｑ３ とインバータ・５
の出力信号との論理積演算によってＮＡＮＤ回路８から
第４図に示すような波形の信号ＣＰ４が出力される。
であり、クロック信号ＣＫの２周期分以上の期間（＞
２ Ｔ）で“Ｈ”レベルとなる同期信号Ｄ１ｍが人力さ
れると、フリップフロップ１、 ２． ３がクロック信
号ＣＫに同期してカスケード転送し、更に、フリップフ
ロップ２．３の出力信号Ｑ２．Ｑ３ とインバータ・５
の出力信号との論理積演算によってＮＡＮＤ回路８から
第４図に示すような波形の信号ＣＰ４が出力される。
同図から明らかなように、信号ＣＰ４はクロック信号Ｃ
Ｋの２周期（２Ｔ）に相当する期間に渡って“Ｈ″レベ
ルなり、この信号ＣＰ、が最終段のフリップフロップ４
のクロック信号として供給される。この結果、クロック
信号ＣＫの２周期分より狭いパルス幅の信号を全て雑音
として除去して、出力信号Ｑ４を正規の同期信号として
取り出すことができるようになっている。
Ｋの２周期（２Ｔ）に相当する期間に渡って“Ｈ″レベ
ルなり、この信号ＣＰ、が最終段のフリップフロップ４
のクロック信号として供給される。この結果、クロック
信号ＣＫの２周期分より狭いパルス幅の信号を全て雑音
として除去して、出力信号Ｑ４を正規の同期信号として
取り出すことができるようになっている。
この回路は、比較的回路が簡単であり、正の論理レベル
及び負の論理レベルのいずれの側に発生する雑音であっ
ても除去し得る等の特徴を有している。
及び負の論理レベルのいずれの側に発生する雑音であっ
ても除去し得る等の特徴を有している。
しかしながら、このような従来の回路にあっては、雑音
のパルス幅（時間幅）がクロック信号の１〜２周期分以
内であると、雑音として検知するか正規の同期信号とし
て検知するかが不確定となる問題がある。この不確定性
を定量化して表すパラメータとしての不確定領域で示す
ならば、クロック信号Ｃにの１周期で１データを転送す
ることから、 ＝雑音のパルス幅× ＝雑音のパルス幅 となり、雑音と正規の信号との弁別精度が低いことを示
している。
のパルス幅（時間幅）がクロック信号の１〜２周期分以
内であると、雑音として検知するか正規の同期信号とし
て検知するかが不確定となる問題がある。この不確定性
を定量化して表すパラメータとしての不確定領域で示す
ならば、クロック信号Ｃにの１周期で１データを転送す
ることから、 ＝雑音のパルス幅× ＝雑音のパルス幅 となり、雑音と正規の信号との弁別精度が低いことを示
している。
本発明はこのような課題に鑑みて成されたものであり、
優れた雑音除去特性を有する電子スチルカメラの同期信
号発生装置を提供することを目的とする。
優れた雑音除去特性を有する電子スチルカメラの同期信
号発生装置を提供することを目的とする。
この目的を達成するための本発明は、電子スチルカメラ
の記録媒体より磁気的に検出された同期信号に重畳する
雑音を除去した出力信号を発生する電子スチルカメラの
同期信号発生装置にふいて、Ｎ個のクロック信号を係数
すると共にＮ個のクロック信号の係数が終了する以前に
第１のリセット制御信号が印加されると最初から係数動
作を開始する第１の係数回路と、Ｎ個のクロック信号を
係数すると共にＮ個のクロック信号の係数が終了する以
前に第２のリセット制御信号が印加されると最初から係
数動作を開始する第２の係数回路と、上記同期信号が正
の論理レベルのときに上記第２の係数回路に係数動作を
行わせ負の論理レベルのときに上記第２のリセット信号
を発生し、同期信号が負の論理レベルのとき上記第１の
係数回路に係数動作を行わせ正の論理レベルのときに上
記第１のリセット信号を発生する手段と、上記第１の係
数回路がＮクロック信号の係数完了に同期して出力する
第１の完了信号と第２の係数回路がＮクロック信号の係
数完了に同期して出力する第２の完了信号とに同期して
、前記出力信号の論理値レベルを反転させるＲ−Ｓフリ
ップフロップ等の手段とを具備した。
の記録媒体より磁気的に検出された同期信号に重畳する
雑音を除去した出力信号を発生する電子スチルカメラの
同期信号発生装置にふいて、Ｎ個のクロック信号を係数
すると共にＮ個のクロック信号の係数が終了する以前に
第１のリセット制御信号が印加されると最初から係数動
作を開始する第１の係数回路と、Ｎ個のクロック信号を
係数すると共にＮ個のクロック信号の係数が終了する以
前に第２のリセット制御信号が印加されると最初から係
数動作を開始する第２の係数回路と、上記同期信号が正
の論理レベルのときに上記第２の係数回路に係数動作を
行わせ負の論理レベルのときに上記第２のリセット信号
を発生し、同期信号が負の論理レベルのとき上記第１の
係数回路に係数動作を行わせ正の論理レベルのときに上
記第１のリセット信号を発生する手段と、上記第１の係
数回路がＮクロック信号の係数完了に同期して出力する
第１の完了信号と第２の係数回路がＮクロック信号の係
数完了に同期して出力する第２の完了信号とに同期して
、前記出力信号の論理値レベルを反転させるＲ−Ｓフリ
ップフロップ等の手段とを具備した。
このような構成の本発明にあっては、同期信号の論理値
がＮクロック周期以上の期間にわって正の論理レベルで
ある場合に、第２の係数回路が係数動作を行い、一方の
第１の係数回路が係数動作を停止する。逆に同期信号の
論理値がＮクロック周期以上の期間にねって負の論理レ
ベルである場合に、第１の係数回路が係数動作を行い、
一方の第２の係数回路が係数動作を停止する。そして、
夫々の係数回路が係数を完了したことを示す完了信号を
発生すると、出力信号の論理値を反転する上記手段が該
出力信号を反転させ、同期信号に相当する出力信号を発
生する。更に、Ｎクロック周期未満のパルス幅の雑音の
場合は、第１．第２の係数回路が上記完了信号を発生す
る以前にリセットされてしまうので、完了信号が発生せ
ず、出力信号の反転は生じない。この非反転の結果、同
期信号以外の雑音を無視し、出力信号に現れない。
がＮクロック周期以上の期間にわって正の論理レベルで
ある場合に、第２の係数回路が係数動作を行い、一方の
第１の係数回路が係数動作を停止する。逆に同期信号の
論理値がＮクロック周期以上の期間にねって負の論理レ
ベルである場合に、第１の係数回路が係数動作を行い、
一方の第２の係数回路が係数動作を停止する。そして、
夫々の係数回路が係数を完了したことを示す完了信号を
発生すると、出力信号の論理値を反転する上記手段が該
出力信号を反転させ、同期信号に相当する出力信号を発
生する。更に、Ｎクロック周期未満のパルス幅の雑音の
場合は、第１．第２の係数回路が上記完了信号を発生す
る以前にリセットされてしまうので、完了信号が発生せ
ず、出力信号の反転は生じない。この非反転の結果、同
期信号以外の雑音を無視し、出力信号に現れない。
以下、本発明の一実施例を図面と共に説明する。第１図
は雑音を除去して正規の同期信号を発生させる同期信号
発生装置の構成を示す回路図であり、同図において、１
０はＤ型のフリップフロップ、１１．１２はカウンタ回
路、１３はリセット端子ＲＢＳを有するＲ−Ｓフリップ
フロップ、１４．１５，１６．１７はＮＡＮＤ回路、１
８，１９，２０．２１はＮＯＲ回路、２２．２３はＡＮ
Ｄ回路、２４．２５．２６はインバータである。磁気記
録媒体より検出された生の同期信号Ｄｔｘをフリップフ
ロップ１０のデータ入力端子りに、クロック信号ＣＫを
そのクロック入力端子ＣＰに、そしてリセット端子にリ
セット信号Ｒ３Ｔを供給する。
は雑音を除去して正規の同期信号を発生させる同期信号
発生装置の構成を示す回路図であり、同図において、１
０はＤ型のフリップフロップ、１１．１２はカウンタ回
路、１３はリセット端子ＲＢＳを有するＲ−Ｓフリップ
フロップ、１４．１５，１６．１７はＮＡＮＤ回路、１
８，１９，２０．２１はＮＯＲ回路、２２．２３はＡＮ
Ｄ回路、２４．２５．２６はインバータである。磁気記
録媒体より検出された生の同期信号Ｄｔｘをフリップフ
ロップ１０のデータ入力端子りに、クロック信号ＣＫを
そのクロック入力端子ＣＰに、そしてリセット端子にリ
セット信号Ｒ３Ｔを供給する。
図示の装置は入力データの負の論理値と正の論理値を夫
々別個の回路Ａ、 Ｂでチエツクする構成と成ってお
り、先ず回路Ａを説明すると、フリップフロップ１０の
出力信号Ｑとクロック信号ＣＫが印加されるＮＯＲ回路
１８の出力をＮＯＲ回路１９の一方の入力端子に印加し
、他方の入力端子にインバータ２４によって反転された
リセット信号Ｒ８ＴＢを印加することで、カウンタ回路
１１をリセットするためのリセット信号Ｒ３Ｎを形成し
ている。カウンタ回路１１は１６進バイナリ−・カウン
タであり、その４ビツトコードの出力信号をＡＮＤ回路
２２に供給し、その出力信号ＣＯＮをＮＡＮＤ回路１６
の一方の入力端子に供給すると共に、インバータ２５を
介してＮＡＮＤ回路１４の一方の入力端子に供給し、Ｎ
ＡＮＤ回路１４の他方の入力端子に印加されるクロック
信号Ｃにとの論理積の信号ＣにＮをカウンタ回路１１の
データ入力端子に印加している。更に、ＮＡＮＤ回路１
６の他方の入力端子にクロック信号ＣＫを印加し、その
出力信号ＸＲをＲ−Ｓフリップフロップ１３のリセット
入力端子に印加する。
々別個の回路Ａ、 Ｂでチエツクする構成と成ってお
り、先ず回路Ａを説明すると、フリップフロップ１０の
出力信号Ｑとクロック信号ＣＫが印加されるＮＯＲ回路
１８の出力をＮＯＲ回路１９の一方の入力端子に印加し
、他方の入力端子にインバータ２４によって反転された
リセット信号Ｒ８ＴＢを印加することで、カウンタ回路
１１をリセットするためのリセット信号Ｒ３Ｎを形成し
ている。カウンタ回路１１は１６進バイナリ−・カウン
タであり、その４ビツトコードの出力信号をＡＮＤ回路
２２に供給し、その出力信号ＣＯＮをＮＡＮＤ回路１６
の一方の入力端子に供給すると共に、インバータ２５を
介してＮＡＮＤ回路１４の一方の入力端子に供給し、Ｎ
ＡＮＤ回路１４の他方の入力端子に印加されるクロック
信号Ｃにとの論理積の信号ＣにＮをカウンタ回路１１の
データ入力端子に印加している。更に、ＮＡＮＤ回路１
６の他方の入力端子にクロック信号ＣＫを印加し、その
出力信号ＸＲをＲ−Ｓフリップフロップ１３のリセット
入力端子に印加する。
次に、回路Ｂを説明するに、フリップフロップ１０の反
転出力信号Ｑｎとクロック信号Ｃにが印加されるＮＯＲ
回路２０の出力をＮＯＲ回路２１の一方の入力端子に印
加し、他方の入力端子にインバータ２４によって反転さ
れたリセット信号ＲＳＴＢを印加することで、カウンタ
回路ｌ２をリセットするためのリセット信号Ｒ３Ｐを形
成している。カウンタ回路１２は１６進バイナリ−・カ
ウンタであり、その４ビツトコードの出力信号をＡＮＤ
回路２３に供給し、その出力信号ＣＯＰをＮ Ａ Ｎ
Ｄ回路１７の一方の入力端子に供給すると共に、インバ
ータ２６を介してＮＡＮＤ回路１５′の一方の入力端子
に供給し、ＮＡＮＤ回路１５の他方の入力端子に印加さ
れるクロック信号ＣＫとの論理積の信号ＣＫＰをカウン
タ回路１２のデータ入力端子に印加している。
転出力信号Ｑｎとクロック信号Ｃにが印加されるＮＯＲ
回路２０の出力をＮＯＲ回路２１の一方の入力端子に印
加し、他方の入力端子にインバータ２４によって反転さ
れたリセット信号ＲＳＴＢを印加することで、カウンタ
回路ｌ２をリセットするためのリセット信号Ｒ３Ｐを形
成している。カウンタ回路１２は１６進バイナリ−・カ
ウンタであり、その４ビツトコードの出力信号をＡＮＤ
回路２３に供給し、その出力信号ＣＯＰをＮ Ａ Ｎ
Ｄ回路１７の一方の入力端子に供給すると共に、インバ
ータ２６を介してＮＡＮＤ回路１５′の一方の入力端子
に供給し、ＮＡＮＤ回路１５の他方の入力端子に印加さ
れるクロック信号ＣＫとの論理積の信号ＣＫＰをカウン
タ回路１２のデータ入力端子に印加している。
更に、ＮＡＮＤ回路１７の他方の入力端子にクロック信
号ＣＫを印加し、その出力信号ＸＳをＳ−Ｒフリップフ
ロップ１３のセット入力端子に印加する。
号ＣＫを印加し、その出力信号ＸＳをＳ−Ｒフリップフ
ロップ１３のセット入力端子に印加する。
そして、Ｒ−Ｓフリップフロップ１３の出力信号Ｑ０を
雑音の無い正規の同期信号として出力する。
雑音の無い正規の同期信号として出力する。
次にかかる回路の作動を第２図タイミングチャートに基
づいて説明する。尚、この実施例では、雑音を含まない
理想的な同期信号が磁気記録媒体より検出された場合の
該同期信号のパルス幅の１６分の１の周期のクロック信
号ＣＫを使用するものとする。
づいて説明する。尚、この実施例では、雑音を含まない
理想的な同期信号が磁気記録媒体より検出された場合の
該同期信号のパルス幅の１６分の１の周期のクロック信
号ＣＫを使用するものとする。
フリップフロップ１０は磁気記録媒体から検出された生
の同期信号Ｉ）＋ｘが“Ｈ”レベルのとき“Ｌ″レベル
出力信号Ｑ〔このとき、出力信号Ｑ８ は“Ｈ”レベル
〕をクロック信号ＣＫに同期して出力する。したがって
、例えば第２図中の時刻ｔ１〜ｔ４の期間のように信号
１）ｒｓが“Ｈ”レベルのときは、信号Ｑが“Ｌ”、信
号Ｑ、が“Ｈ”レベルとなる。この結果、回路Ａ中のＮ
ＯＲ回路１８はクロック信号ＣＫを通過させ、更にこの
ときリセット信号Ｒ３ＴＢが“Ｌ″レベルなっているの
でＮＯＲ回路１９も回路１８よりの信号を通過させ、信
号Ｒ３Ｎはクロック信号ＣＫと同じタイミングの波形と
なり、カウンタ１１はリセットのために係数動作を停止
する。
の同期信号Ｉ）＋ｘが“Ｈ”レベルのとき“Ｌ″レベル
出力信号Ｑ〔このとき、出力信号Ｑ８ は“Ｈ”レベル
〕をクロック信号ＣＫに同期して出力する。したがって
、例えば第２図中の時刻ｔ１〜ｔ４の期間のように信号
１）ｒｓが“Ｈ”レベルのときは、信号Ｑが“Ｌ”、信
号Ｑ、が“Ｈ”レベルとなる。この結果、回路Ａ中のＮ
ＯＲ回路１８はクロック信号ＣＫを通過させ、更にこの
ときリセット信号Ｒ３ＴＢが“Ｌ″レベルなっているの
でＮＯＲ回路１９も回路１８よりの信号を通過させ、信
号Ｒ３Ｎはクロック信号ＣＫと同じタイミングの波形と
なり、カウンタ１１はリセットのために係数動作を停止
する。
更に、信号ＣＯＮが“Ｌ”レベルとなることにより、信
号ＸＲはクロック信号ＣＫに係わらず“Ｈ”レベルとな
る。
号ＸＲはクロック信号ＣＫに係わらず“Ｈ”レベルとな
る。
一方、上記期間ｔ１〜ｔ、における回路Ａは、信号Ｑ、
が“Ｈ”レベルとなるのでＮＯＲ回路２０の出力信号は
クロック信号［’Ｋに係わらず“Ｌ″レベルなり、更に
リセット信号Ｒ３ＴＢが“Ｌ”レベルとなるのでＮＯＲ
回路２１の出力信号Ｒ３Ｐは”Ｈ”レベルとなる。この
結果、回路Ｂ中のカウンタ１２は時刻１．を開始時点と
してクロック信号ＣＫの係数動作を行う。
が“Ｈ”レベルとなるのでＮＯＲ回路２０の出力信号は
クロック信号［’Ｋに係わらず“Ｌ″レベルなり、更に
リセット信号Ｒ３ＴＢが“Ｌ”レベルとなるのでＮＯＲ
回路２１の出力信号Ｒ３Ｐは”Ｈ”レベルとなる。この
結果、回路Ｂ中のカウンタ１２は時刻１．を開始時点と
してクロック信号ＣＫの係数動作を行う。
更に、時刻１．以前でＲ−Ｓフリップフロップ１３がセ
ットされて内部がセット状態にあり、セット及びリセッ
ト入力端子に“Ｈ”レベルが印加されても変化せず、こ
の期間ｔ１〜ｔ４における出力信号Ｑ。は“Ｌ″レベル
保持される。
ットされて内部がセット状態にあり、セット及びリセッ
ト入力端子に“Ｈ”レベルが印加されても変化せず、こ
の期間ｔ１〜ｔ４における出力信号Ｑ。は“Ｌ″レベル
保持される。
この入力信号ＤＩＨの“Ｈ”レベル期間がクロック信号
ＣＫの１６周期分（１６Ｔ）以上である場合は、１６番
目のクロック信号が発生した時刻ｔ２においてカウンタ
１２の全ての出力が“Ｈ”レベルとなるので、完了信号
ＣＯＰが“Ｌ”から“Ｈ″レベル反転し、次の半クロツ
ク周期（Ｔ／２）後の時刻ｔ３において、セット信号ｘ
Ｓが“Ｈ”から“Ｌ”レベルに反転する。この結果、Ｒ
−Ｓフリップフロップ１３はリセット状態となり、出力
信号Ｑ、は“Ｌ。
ＣＫの１６周期分（１６Ｔ）以上である場合は、１６番
目のクロック信号が発生した時刻ｔ２においてカウンタ
１２の全ての出力が“Ｈ”レベルとなるので、完了信号
ＣＯＰが“Ｌ”から“Ｈ″レベル反転し、次の半クロツ
ク周期（Ｔ／２）後の時刻ｔ３において、セット信号ｘ
Ｓが“Ｈ”から“Ｌ”レベルに反転する。この結果、Ｒ
−Ｓフリップフロップ１３はリセット状態となり、出力
信号Ｑ、は“Ｌ。
から“Ｈ”レルに反転する。尚、信号ＣＵＰが“Ｈ”レ
ベルになると、インバータ２６及びＮＡＮＤ回路１５を
介してカウンタ１２の入力信号ＣＫＰは“Ｈ″レベルま
まとなり、カウンタ１２の係数動作を禁止する。
ベルになると、インバータ２６及びＮＡＮＤ回路１５を
介してカウンタ１２の入力信号ＣＫＰは“Ｈ″レベルま
まとなり、カウンタ１２の係数動作を禁止する。
次に、時刻ｔ、において入力信号ＤＩＮが“Ｌ”レベル
に反転し、更にクロック信号ＣＫの１６周期以内の時刻
ｔ５にて“Ｈ″レベルして再び“Ｌ″レベルなるような
狭幅の雑音Ｎ１が入力する場合には、回路Ａ、 Ｂ中の
カウンタ回路１１．１２が１６個のクロック信号ＣＫを
係数する以前にリセットされるので、信号ＸＲとｘＳが
共に“Ｈ″レベルなり、Ｒ−Ｓフリップフロップ１３の
内部状態が変化せず、出力信号Ｑ。は同じレベルに維持
され、雑音の除去が行われる。
に反転し、更にクロック信号ＣＫの１６周期以内の時刻
ｔ５にて“Ｈ″レベルして再び“Ｌ″レベルなるような
狭幅の雑音Ｎ１が入力する場合には、回路Ａ、 Ｂ中の
カウンタ回路１１．１２が１６個のクロック信号ＣＫを
係数する以前にリセットされるので、信号ＸＲとｘＳが
共に“Ｈ″レベルなり、Ｒ−Ｓフリップフロップ１３の
内部状態が変化せず、出力信号Ｑ。は同じレベルに維持
され、雑音の除去が行われる。
次に、第２図中の期間ｔｓ−ｔ、にボすように、雑音の
無い状態で人力信号Ｄ１８が１６クロツク周期（１６Ｔ
）以上“Ｌ″レベルなると、この期間ｔ５〜ｔ６では、
信号Ｒ３Ｎが“Ｈ″レベノペ信号Ｒ３Ｐが“Ｌ”レベル
となるので、カウンタ回路１１が係数動作を行い、カウ
ンタ１２は係数動作を停止する。そして、時刻ｔ６でク
ロック信号ＣＫを１６個係数した時点でＲ−Ｓフリップ
フロップ１３を反転させ、時刻ｔ７で出力信号Ｑ。が“
Ｌ”レベルに反転する。
無い状態で人力信号Ｄ１８が１６クロツク周期（１６Ｔ
）以上“Ｌ″レベルなると、この期間ｔ５〜ｔ６では、
信号Ｒ３Ｎが“Ｈ″レベノペ信号Ｒ３Ｐが“Ｌ”レベル
となるので、カウンタ回路１１が係数動作を行い、カウ
ンタ１２は係数動作を停止する。そして、時刻ｔ６でク
ロック信号ＣＫを１６個係数した時点でＲ−Ｓフリップ
フロップ１３を反転させ、時刻ｔ７で出力信号Ｑ。が“
Ｌ”レベルに反転する。
以後同様に、クロック信号ＣＫの１周期から１６周期未
満の期間の狭幅雑音を除去する。
満の期間の狭幅雑音を除去する。
このように、この実施例によれば、１６クロツク周期未
満の幅の雑音を除去し、雑音と真の同期信号との弁別能
力を定量化して表すパラメータとしての不確定領域で示
すならば、クロック信号ＣＫの１６周期で真の同期信号
を転送することから、 不確定領域＝雑音のパルス幅Ｘ タロツク数 ＝雑音のパルス幅Ｘ （１／１６） となり、雑音と正規の信号との弁別精度が従来例で示し
た回路〔第３図参照〕よりも１６倍の向上する。
満の幅の雑音を除去し、雑音と真の同期信号との弁別能
力を定量化して表すパラメータとしての不確定領域で示
すならば、クロック信号ＣＫの１６周期で真の同期信号
を転送することから、 不確定領域＝雑音のパルス幅Ｘ タロツク数 ＝雑音のパルス幅Ｘ （１／１６） となり、雑音と正規の信号との弁別精度が従来例で示し
た回路〔第３図参照〕よりも１６倍の向上する。
更に、生の同期信号り。Ｎが“Ｈ″レベルときに生じる
雑音と“Ｌ”レベルのときに発生する雑音の何れの雑音
をも除去することができる。
雑音と“Ｌ”レベルのときに発生する雑音の何れの雑音
をも除去することができる。
又、カウンタ回路１１．１２が係数動作する際に内部で
発生する内部雑音はＮＡＮＤ回路１６．１７におけるク
ロック信号ＣＫとの論理積演算によって消去されるので
、出力信号Ｑｏにこの雑音が重畳することがない。
発生する内部雑音はＮＡＮＤ回路１６．１７におけるク
ロック信号ＣＫとの論理積演算によって消去されるので
、出力信号Ｑｏにこの雑音が重畳することがない。
以上説明したようにこの発明によれば、同期信号の論理
値がＮクロック周期以上の期間にわって正の論理レベル
である場合に、第２の係数回路が係数動作を行い、一方
の第１の係数回路が係数動作を停止し、逆に同期信号の
論理値がＮクロック周期以上の期間にわって負の論理レ
ベルである場合に、第１の係数回路が係数動作を行い、
一方の第２の係数回路が係数動作を停止し、そして、夫
々の係数回路が係数を完了したことを示す完了信号を発
生すると、出力信号の論理値を反転する上記手段が該出
力信号を反転させ、同期信号に相当する出力信号を発生
し、更に、Ｎクロック周期未満のパルス幅の雑音の場合
は、第１．第２の係数回路が上記完了信号を発生する以
前にリセットされてしまうので、完了信号が発生せず、
出方信号の反転は生じず、この非反転の結果、同期信号
以外の雑音を無視して出力信号に現れないようになって
いるので、極めてパルス幅の狭い雑音から真の同期信号
のパルス幅未満の雑音までの広い範囲において雑音を除
去することができる。
値がＮクロック周期以上の期間にわって正の論理レベル
である場合に、第２の係数回路が係数動作を行い、一方
の第１の係数回路が係数動作を停止し、逆に同期信号の
論理値がＮクロック周期以上の期間にわって負の論理レ
ベルである場合に、第１の係数回路が係数動作を行い、
一方の第２の係数回路が係数動作を停止し、そして、夫
々の係数回路が係数を完了したことを示す完了信号を発
生すると、出力信号の論理値を反転する上記手段が該出
力信号を反転させ、同期信号に相当する出力信号を発生
し、更に、Ｎクロック周期未満のパルス幅の雑音の場合
は、第１．第２の係数回路が上記完了信号を発生する以
前にリセットされてしまうので、完了信号が発生せず、
出方信号の反転は生じず、この非反転の結果、同期信号
以外の雑音を無視して出力信号に現れないようになって
いるので、極めてパルス幅の狭い雑音から真の同期信号
のパルス幅未満の雑音までの広い範囲において雑音を除
去することができる。
第１図は本発明の一実施例を示す回路図、第２図は第１
図の実施例の作動を説明するためのタイミングチャート
、第３図は従来の同期信号発生回路を示す回路図、第４
図は第３図の回路の作動を説明するためのタイミングチ
ャートである。 １０：Ｄ型フリップフロップ １１．１２：カウンタ回路 １３：Ｒ−Ｓフリップフロップ １４．１５．１６．１７：ＮＡＮＤ回路１８．１９，２
０．２１：ＮＯＲ回路 ２２．２３：ＡＮＤ回路 ２４．２５．２６：インバータ Ａ：第１の回路 Ｂ：第２の回路 （ほか３名） 第 図 −ｔ＋ ｚｔ３ ｉす １゜ ６ｔ６ 第 図 第 図
図の実施例の作動を説明するためのタイミングチャート
、第３図は従来の同期信号発生回路を示す回路図、第４
図は第３図の回路の作動を説明するためのタイミングチ
ャートである。 １０：Ｄ型フリップフロップ １１．１２：カウンタ回路 １３：Ｒ−Ｓフリップフロップ １４．１５．１６．１７：ＮＡＮＤ回路１８．１９，２
０．２１：ＮＯＲ回路 ２２．２３：ＡＮＤ回路 ２４．２５．２６：インバータ Ａ：第１の回路 Ｂ：第２の回路 （ほか３名） 第 図 −ｔ＋ ｚｔ３ ｉす １゜ ６ｔ６ 第 図 第 図
Claims (1)
- 【特許請求の範囲】 電子スチルカメラの記録媒体より磁気的に検出された同
期信号に重畳する雑音を除去した出力信号を発生する電
子スチルカメラの同期信号発生装置において、 Ｎ個のクロック信号を係数すると共にＮ個のクロック信
号の係数が終了する以前に第１のリセット制御信号が印
加されると最初から係数動作を開始する第１の係数回路
と、 Ｎ個のクロック信号を係数すると共にＮ個のクロック信
号の係数が終了する以前に第２のリセット制御信号が印
加されると最初から係数動作を開始する第２の係数回路
と、 前記同期信号が正の論理レベルのときに上記第２の係数
回路に係数動作を行わせ負の論理レベルのときに上記第
２のリセット信号を発生し、同期信号が負の論理レベル
のとき上記第１の係数回路に係数動作を行わせ正の論理
レベルのときに上記第１のリセット信号を発生する手段
と、上記第１の係数回路がＮクロック信号の係数完了に
同期して出力する第１の完了信号と第２の係数回路がＮ
クロック信号の係数完了に同期して出力する第２の完了
信号とに同期して、前記出力信号の論理値レベルを反転
させる手段とを具備したことを特徴とする電子スチルカ
メラの同期信号発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63218593A JPH0267814A (ja) | 1988-09-02 | 1988-09-02 | 電子スチルカメラの同期信号発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63218593A JPH0267814A (ja) | 1988-09-02 | 1988-09-02 | 電子スチルカメラの同期信号発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0267814A true JPH0267814A (ja) | 1990-03-07 |
Family
ID=16722390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63218593A Pending JPH0267814A (ja) | 1988-09-02 | 1988-09-02 | 電子スチルカメラの同期信号発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0267814A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011097138A (ja) * | 2009-10-27 | 2011-05-12 | Renesas Electronics Corp | 雑音除去回路及び雑音除去回路を備えた半導体装置 |
-
1988
- 1988-09-02 JP JP63218593A patent/JPH0267814A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011097138A (ja) * | 2009-10-27 | 2011-05-12 | Renesas Electronics Corp | 雑音除去回路及び雑音除去回路を備えた半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2641276B2 (ja) | ２段式同期装置 | |
| JPH0267814A (ja) | 電子スチルカメラの同期信号発生装置 | |
| JPS6316711A (ja) | タイミング装置 | |
| JPS5943860B2 (ja) | フレ−ム同期信号検出回路 | |
| JPH0267813A (ja) | 電子スチルカメラの同期信号発生回路 | |
| JPS63312754A (ja) | エラ−発生回路 | |
| JPH02250674A (ja) | インバータのオンディレイ回路 | |
| JPS5858032B2 (ja) | パルス幅測定方法 | |
| JPS59140756A (ja) | バイフエ−ズマ−ク変調回路 | |
| JPH0735475Y2 (ja) | データ伝送装置 | |
| JP2822403B2 (ja) | プリアンブル検出回路 | |
| KR0141185B1 (ko) | 수정발진기에 있어서 3배 발진 방지회로 | |
| JPH03229164A (ja) | 再生コントロール信号のデューティ比判別回路 | |
| JPS5833364A (ja) | 垂直同期信号分離回路 | |
| JPS61123063A (ja) | 磁気テ−プに収録されたデイジタルデ−タの復調回路 | |
| JPS599966B2 (ja) | 同期信号発生回路 | |
| JPS59140755A (ja) | バイフエ−ズマ−ク変調回路 | |
| JPS60261213A (ja) | パルス発生回路 | |
| JPH0336812A (ja) | 同期回路 | |
| JPS592216A (ja) | デ−タ復調装置 | |
| JPS6012839A (ja) | 信号復調装置 | |
| JPS60164966A (ja) | 情報再生装置 | |
| JPH0870391A (ja) | 等化パルス除去装置 | |
| JPH0522089A (ja) | データ処理信号生成回路 | |
| JPS6248402B2 (ja) |