JPS5844799A - 多層回路基板の製造方法 - Google Patents
多層回路基板の製造方法Info
- Publication number
- JPS5844799A JPS5844799A JP14347681A JP14347681A JPS5844799A JP S5844799 A JPS5844799 A JP S5844799A JP 14347681 A JP14347681 A JP 14347681A JP 14347681 A JP14347681 A JP 14347681A JP S5844799 A JPS5844799 A JP S5844799A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- multilayer circuit
- film
- conductor film
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この尭明け、配線層を銅で形成した多層回路基板の製造
方法に関する。
方法に関する。
セラミ、り等の絶縁性基板上に配線層と層間絶縁のため
の絶縁体層を交互に積層する多層回路基板では、配線層
として金（Ａｕ）が多く用いられているが、Ａｕは高価
であるため鋼（Ｃｕ）Ｏ使用が望まれている。しかし％
Ｃｕ１ｊワイヤゲンデイングができないという欠点が
ある。
の絶縁体層を交互に積層する多層回路基板では、配線層
として金（Ａｕ）が多く用いられているが、Ａｕは高価
であるため鋼（Ｃｕ）Ｏ使用が望まれている。しかし％
Ｃｕ１ｊワイヤゲンデイングができないという欠点が
ある。
そこで、ワイヤーンディングの必要な最上層の配線層に
のみムＵを用することも考えられるが、Ａｕペーストを
焼成する際ＫＡｕΔｈの拡散が生じ、もろい合金が形成
されるため、ぎンディング／ダッドとして好ましくない
。
のみムＵを用することも考えられるが、Ａｕペーストを
焼成する際ＫＡｕΔｈの拡散が生じ、もろい合金が形成
されるため、ぎンディング／ダッドとして好ましくない
。
本発ＢＡＦｉこのような点に鑑みてなされたもので、配
線層をＣｕで形成するとともＫ、最上層の上にワイヤゲ
ンディング可能な導体膜を拡散による膜の脆弱化を伴う
ことなく形成できる多層回路基板の製造方法を提供する
ことを目的とするものである。
線層をＣｕで形成するとともＫ、最上層の上にワイヤゲ
ンディング可能な導体膜を拡散による膜の脆弱化を伴う
ことなく形成できる多層回路基板の製造方法を提供する
ことを目的とするものである。
すなわち、本発明は基板上に鋼からなる配線層と絶縁体
層を交互に積層してなる積層体の上Ｋ、鋼と異なる導体
膜を蒸着またはス・フッタまたはメッキにより被着した
後、前記導体膜を前記積層体の最上層の配線管の一部Ｋ
ＩＩ続された部分が残るようにノーターニングすること
を特徴とする。この方法によれば、上記導体膜としてワ
イヤがンディング可能な任意の材料を用いることができ
、しかもこの導体膜の形ｌ譬′ターニングを含めて低温
下で行なえるため・Ａｕ／Ｃｕ等の拡散が生じることは
なく、？ンディングノ譬。
層を交互に積層してなる積層体の上Ｋ、鋼と異なる導体
膜を蒸着またはス・フッタまたはメッキにより被着した
後、前記導体膜を前記積層体の最上層の配線管の一部Ｋ
ＩＩ続された部分が残るようにノーターニングすること
を特徴とする。この方法によれば、上記導体膜としてワ
イヤがンディング可能な任意の材料を用いることができ
、しかもこの導体膜の形ｌ譬′ターニングを含めて低温
下で行なえるため・Ａｕ／Ｃｕ等の拡散が生じることは
なく、？ンディングノ譬。
ド等として十分な強度が得られる〇
以下−図面を参照して本発明の詳細な説明する。
まず、セラ建、り等の耐熱性の絶縁性基板１上に、厚膜
ペーストを印刷、乾燥、焼成する工程を繰返して、Ｃ１
Ｉからなる配線層２．４．６および絶縁体層３，５を交
互に積層する。なお、絶縁体層１．５には例えばＮ、が
ス中で焼成可能な材料を用−る。また、配線層２．４．
６は絶縁体層３，５に設けられた通孔や開口部を通して
適宜、相互に電気的に接続される。
ペーストを印刷、乾燥、焼成する工程を繰返して、Ｃ１
Ｉからなる配線層２．４．６および絶縁体層３，５を交
互に積層する。なお、絶縁体層１．５には例えばＮ、が
ス中で焼成可能な材料を用−る。また、配線層２．４．
６は絶縁体層３，５に設けられた通孔や開口部を通して
適宜、相互に電気的に接続される。
次に、上記のようにして形成された配線層２゜４．６お
よび絶縁体層Ｓ、Ｓの積層体の上に置傘ま−なはチタン
（ＴＩ）のような接着層を介してＡｕ ＨＡｇ ｅＡＩ
等の導体膜を蒸着またはスノ譬、夕により全面的に形成
する。この場合、導体膜は大部分絶縁体層５の上に形成
されるが、一部は絶縁体層５の上に形成された、最上層
の配線層５に電気的Ｋ１１ｌ続された形となる。
よび絶縁体層Ｓ、Ｓの積層体の上に置傘ま−なはチタン
（ＴＩ）のような接着層を介してＡｕ ＨＡｇ ｅＡＩ
等の導体膜を蒸着またはスノ譬、夕により全面的に形成
する。この場合、導体膜は大部分絶縁体層５の上に形成
されるが、一部は絶縁体層５の上に形成された、最上層
の配線層５に電気的Ｋ１１ｌ続された形となる。
そして、次に上記導体膜の上に７オトレジストを塗布し
、乾燥後、露光、現像し、これをマスクとして導体膜を
エツチングする。この際の７９ダーニングは、図示のよ
うに上記導体膜のうち配線層６の一部に接続された部分
７が残るようにする。この部分２がワイヤがンディング
用のゾンデイングツ昔ツドとなる。
、乾燥後、露光、現像し、これをマスクとして導体膜を
エツチングする。この際の７９ダーニングは、図示のよ
うに上記導体膜のうち配線層６の一部に接続された部分
７が残るようにする。この部分２がワイヤがンディング
用のゾンデイングツ昔ツドとなる。
上述の如き方法によれば、配線層２．４．６にＣｕを用
いるため経済的であるとともに、積層体の上に形成され
る導体膜として、ＡｕｌＡｇ＃Ａｊのようなワイヤがン
ディング可能な幇科を用いることができる。
いるため経済的であるとともに、積層体の上に形成され
る導体膜として、ＡｕｌＡｇ＃Ａｊのようなワイヤがン
ディング可能な幇科を用いることができる。
そして、特に上記導体膜の形成のための蒸着またはスノ
ヤツタは、通常２ｏｏ℃以下の低温にて行なわれ・エツ
チング工程も低温下で行なわｎるから、配線層のＣｕと
導体膜として用いられるＡｕとの間の拡散による合金の
形成がない。従って、−ンディング／譬、ド２として、
Ｃｕからなる配線層の上ＫＡｕペーストを印刷焼成した
ものと比べ十分な強度のものが得られる〇 なお・上記説明ではがンディング・譬−ドとなる導体膜
を蒸着またけスノ量、夕によって形成したが、メッキに
より形成することも可能である。
ヤツタは、通常２ｏｏ℃以下の低温にて行なわれ・エツ
チング工程も低温下で行なわｎるから、配線層のＣｕと
導体膜として用いられるＡｕとの間の拡散による合金の
形成がない。従って、−ンディング／譬、ド２として、
Ｃｕからなる配線層の上ＫＡｕペーストを印刷焼成した
ものと比べ十分な強度のものが得られる〇 なお・上記説明ではがンディング・譬−ドとなる導体膜
を蒸着またけスノ量、夕によって形成したが、メッキに
より形成することも可能である。
例えば積層体の上に二、ケル（Ｎｉ）Ｑ無電解メッキを
行なり九後、Ａｕの無電解メッキまたはムＵの電解メッ
キによって導体膜を形成することができる。
行なり九後、Ａｕの無電解メッキまたはムＵの電解メッ
キによって導体膜を形成することができる。
その後のノーターニングは上述した方法と同様でょい＠
図は本発明の詳細な説明するための断面図である。
１・・・基板、！ 、 ４ 、 ＃−・・配線層、３．
５・・・絶縁体層、１・・・がンディングノ奢、′ド。
５・・・絶縁体層、１・・・がンディングノ奢、′ド。
Claims (3)
- （１）基板上に銅からなる配線層と絶縁体層を交互に積
層してなる積層体の上に、銅と異なる導体膜を蒸着ま九
はスノ母、夕またはメッキにより被着し友後、前記導体
膜を前記積層体の最上層の配線層の一部に接続された部
分が残るようにパターニングする仁とを特徴とする多層
回路基板の製造方法。 - （２） 導体膜の材料として金、銀、アルンがら選択
した一種を用りることを特徴とする特許請求のＩｉＨ第
１項記載の多層回路基板の製造方法。 - （３）導体膜として、金、銀、アル建から選択し九−覆
からなる膜を他の導体材料からなる膜の上に形成した積
層膜を周込ることを特徴とする特許請求の範Ｈ第１項記
載の多層回路基板の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14347681A JPS5844799A (ja) | 1981-09-11 | 1981-09-11 | 多層回路基板の製造方法 |
| DE8282108225T DE3280233D1 (de) | 1981-09-11 | 1982-09-07 | Verfahren zum herstellen eines substrats fuer multischichtschaltung. |
| EP82108225A EP0074605B1 (en) | 1981-09-11 | 1982-09-07 | Method for manufacturing multilayer circuit substrate |
| US06/415,798 US4525383A (en) | 1981-09-11 | 1982-09-08 | Method for manufacturing multilayer circuit substrate |
| US06/695,466 US4569902A (en) | 1981-09-11 | 1985-01-28 | Method for manufacturing multilayer circuit substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14347681A JPS5844799A (ja) | 1981-09-11 | 1981-09-11 | 多層回路基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5844799A true JPS5844799A (ja) | 1983-03-15 |
Family
ID=15339580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14347681A Pending JPS5844799A (ja) | 1981-09-11 | 1981-09-11 | 多層回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5844799A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0617256U (ja) * | 1992-08-05 | 1994-03-04 | 弘光 森 | 太陽電池ユニット |
-
1981
- 1981-09-11 JP JP14347681A patent/JPS5844799A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0617256U (ja) * | 1992-08-05 | 1994-03-04 | 弘光 森 | 太陽電池ユニット |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0074605B1 (en) | Method for manufacturing multilayer circuit substrate | |
| US6189200B1 (en) | Method for producing multi-layered chip inductor | |
| JPS5844799A (ja) | 多層回路基板の製造方法 | |
| JPH0363205B2 (ja) | ||
| JPH0363237B2 (ja) | ||
| JP2734404B2 (ja) | セラミック配線基板およびその製造方法 | |
| JPS5917227A (ja) | 複合積層セラミツク部品の製造方法 | |
| JPS5826680B2 (ja) | セラミツクカイロキバンノセイゾウホウホウ | |
| JPH0774445A (ja) | 厚膜導体およびその製造方法 | |
| JPS5820159B2 (ja) | 交叉配線を有する薄膜回路基板の製造方法 | |
| JP4109348B2 (ja) | 電子部品とその製造方法 | |
| JPS58101080A (ja) | サ−マルヘツドの製造方法 | |
| JPS6029240B2 (ja) | セラミック回路基板の製法 | |
| JPH0555750A (ja) | 多層プリント配線板とその製造方法 | |
| JPS62193102A (ja) | セラミツク配線基板の製法 | |
| JPS58186996A (ja) | 多層回路基板の製造方法 | |
| JPH01257397A (ja) | 金属プリント基板 | |
| JP2842707B2 (ja) | 回路基板 | |
| JP2710430B2 (ja) | パターン形成方法 | |
| JPS6052095A (ja) | 多層配線基板およびその製造方法 | |
| JPH02284499A (ja) | 部分多層セラミックプリント配線板 | |
| JPS62149196A (ja) | 多層配線板の製法 | |
| JPS61248542A (ja) | 混成集積回路の製造方法 | |
| JPH0964541A (ja) | セラミック多層配線板の製造方法 | |
| JPS62186596A (ja) | セラミツク多層配線基板の製法 |