JPS5841680B2 - 配線基板製造方法 - Google Patents

配線基板製造方法

Info

Publication number
JPS5841680B2
JPS5841680B2 JP17777880A JP17777880A JPS5841680B2 JP S5841680 B2 JPS5841680 B2 JP S5841680B2 JP 17777880 A JP17777880 A JP 17777880A JP 17777880 A JP17777880 A JP 17777880A JP S5841680 B2 JPS5841680 B2 JP S5841680B2
Authority
JP
Japan
Prior art keywords
wiring
wiring board
manufacturing
copper
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP17777880A
Other languages
English (en)
Other versions
JPS57100790A (en
Inventor
貮夫 甲斐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP17777880A priority Critical patent/JPS5841680B2/ja
Publication of JPS57100790A publication Critical patent/JPS57100790A/ja
Publication of JPS5841680B2 publication Critical patent/JPS5841680B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

【発明の詳細な説明】 本発明は配線基板の製造方法に関し、特にスルホール基
板へ適用した場合に有用性を発揮する改良された配線基
板製造方法に関するものである。
今日の電子機器に用いられる配線基板は、電子部品のよ
り高密塵な実装という請求から所謂スルーホールが設け
られることか多く、それに尿:じてスルーホールにおけ
る1通状態の信頼1゛4Fを向上させる各種の基板製造
方法が提案されている。
このうちスルーホールの信頼性という点では、所謂CC
−4法と称される製造方法が優れたものとされているが
、35μ程度の金属層を形成するのに20〜30時間の
長時間を要する欠点があり、量産性の見地から好まし、
いものとは菖“えなかった。
そこで現在もスルーポ・−ルを有する多くの配線基板が
、従来からのエツチドフォイル法またはサブ1−ラッテ
イブ法と称される方法の延長上で製造されている。
第1図A、、B(jそれぞれその様な方法でスルーホー
ル配線基板を製造する場合の工程を示している。
同図Aは銅張り積層板を用いて製造する場合の一例を示
し、同図Bはプラスチック基板上に銅を析出、成長させ
て製造する場合の一1シ11を示している。
第1図Aにおいて、口は所定の〕J<きさの銅張り積層
板イの所望の位詮にスルーホール用の透孔3を穿設した
状態を示す。
なお、1はエポキシ材或いはフェノール材から成る基板
、2は前記基板1の面上に予め接着された約35μ厚の
銅箔である。
透孔3を穿設した後にはその表面の化学的阻化およびパ
ラジウト溶液等を用いて表UM・[4化の前処理を行い
、次いで銅の無電解メッキを行う(同図ハ)。
続いて電気メッキで銅箔2および無電解、メッキで形成
された透孔3表面上の銅薄膜4上に35μ程度のメッキ
銅5を析出、成長させ(同図二)、更に配線部をエポキ
シ系インクのスクリーン印刷手法で得られるメツキレシ
スト膜6でマスクしく同図示)、最後にエツチング液で
非マスク部を取り除き、前記メツキレシスト膜6を除去
することによってスルーホールの有する所望の配線パタ
ーンの配線基板が得られる。
また、同図Bに示す方法は、15口で一定の大きさの基
板にスルーホール用の透孔3を穿設し、ハて透孔3の表
面を含む基板全面に無電解メッキにより銅薄膜4を形成
し、以下、メツキレシスト膜6の形成(同図二)、電気
メッキによる配線部のメッキ銅形成(同図ホ)の各寸:
程、および、エツチング]に稈(同図へ)を経てスルー
ホールの而する所望の配線バク・−ンの配線重板を得る
様にしている。
その他、実用に供されている幾つかの製造方法があるが
、いずれも無電解メッキ、電気メッキおよびエツチング
を必須二1朽゛とした形態にすぎず、それらの間には本
質的な相違点が旭い。
しかしながら、この様にエツチング一工程が不可欠であ
ることは製迭コスト七大さな問題がある。
即ち、エツチング液は毒性を有するため工場外部に排液
として直接流出させることが出来ず、公害防止上の液処
理施設が必らず必要であり、そのためのコストが非常に
高くなるということである。
もし、製造方法にエツチング工程が不要であれば製造コ
ストは大幅に低減し2、従って低価格の配線基板を得る
ことが出来るであろう。
それ故に、本発明の主な目的はエツチング工程の全く無
い配線基板製造方法を提供することにある。
本発明を要約すれば、 電気メッキを行う場合基板表面全域に電極となる導電層
を形成する必要があるが、エツチング1:程の必要性が
この導電層を金属(銅等)としている条件下に有ること
に着目し、電気メツキ時に於ける非配線部の導電層を導
電性インクで形成して、電気メツキ後この部分をエツチ
ングでは無く、洗除或いは剥離によって取り除ける様に
したものである。
以下図面を参照し、本発明に係る製造方法の好ましい一
例を説明する。
第2図は製造方法の−・例を工程順に示すものである。
同図11口の工程は第1図Bに示す工程と同一であり、
エポキシ樹脂、フェノール材等の素材から成る、表面に
銅等の導電材が積層形成されていない基板を所定の大き
さに切断し、スルーホール用の透孔3を穿設する。
次に同図ハの工程では、非配線部に導電性インク7をス
クリーン印刷手法で印刷する。
なお、必要に応じて行われる洗浄で流出しない様インク
は耐水性のものを用いる。
この導電性インクとしては、例えば、変性フェノール、
エポキシ、カーボン粉末、マツヤニ系樹脂、シンナー系
或はアルコール系溶剤、顔料肴の混合したものを用いる
ことが出来る。
導電性インク7の印刷後(″i赤外線、紫外線等により
同インクを乾燥させ、次いでその上に後の工程である無
電解メッキ、電気メッキの各工程に用いられるメッキ液
のペーハー指数に応じて耐酸或いは耐アルカリ性のイン
クをスクリーン印刷手法によって印刷し、更に乾燥させ
てメツキレシスト膜6を形成する(同図二)。
次に同図ホの工程では配線部に無電解メッキを施し銅薄
膜4を形成する。
この時の無電解メッキを行うには、第1図Bの場合と同
じように、まずフッ酸等により表面の化学的脂化を行い
、珪っパラジウム溶液等を用いてパラジウム沈着等を生
じさせる前処理を行う必要があるのはもちろんである。
無電解メッキのためのメッキ液は例えは、金属塩として
硫酸銅、還元剤としてホルマリンを用いること(こよっ
て得られる。
スルーホール用の透孔3を含む配線部に無電解メッキを
施し、銅等の導体薄膜を形成した後は、続いてへの1:
程で電気メッキを行い35μ程度のメッキ銅を形成し、
更にハ、二の工程で積層した導電性インク7および耐酸
若しくは耐アルカリインクから成るメツキレシスト膜6
を除去することによって(同図ト)、所定の配線パター
ンを有し且つスルーホールの完成した配線基板が得られ
ることとなる。
以上の製造方法で従来の方法と全く異なるのは、電気メ
ッキの段階で各配線部間(ランド間)を導通させる媒体
が後に除去することが非常に容易で且つ公害処理施設の
不要な導電性インクで構成されている点である。
従来の方法がエツチング工程を不可欠としたのは、各配
線部間(ランド間)を銅等の導電性金属で導通させてい
たからに他ならない。
これに対し本発明に係る製造方法は上記の様に各配線部
間(ランド間)を導電性インクで導通させる様にしたか
ら、本来的に金属層を腐蝕させるというエツチング工程
が全く不要となる訳である。
この様に、本発明に係る製造方法は製造コストを非常に
大きくするエツチング工程を不要にし、公害を発生せず
に低価格の配線基板を提供することが出来る。
また、エツチング工程が無いために、使用する銅等の導
電性金属を全で有効に用いることが出来、無駄が無いば
かりか、スルーホール部と基板表面の配線部の金属膜厚
さを同一に出来、両者の結合部分の破断を未然に防止し
得る利点かある。
さらに、導電性インクおよびメツキレシスト膜は非配線
部だけに積層形成されるため、上記の銅等の導電性金属
と同様に無駄を少なく出来、省資源に寄与するとともに
コストを低くすることが出来る。
なお、以上の説明ではスルーホールを有する配線基板の
製造方法を特に挙げたが、スルーホールの無い片面のみ
に配線パターンを有する配線基板にも本発明が適用し得
るものであることはいうまでもない。
【図面の簡単な説明】
第1図A、Bは、それぞれスルーホール配線基板を製造
する従来の方法を工程順に示し、第2図は本発明に係る
製造方法でスルーホール配線基板を製造する方法を工程
順に示している。 1・・・・・・基板、4・・・・・・銅薄膜、5・・・
・・・メッキ銅、6・・・・・・メツキレシスト膜、7
・・・・・・導電性インク。

Claims (1)

  1. 【特許請求の範囲】 1 表面に導電材が積層形成されていない基板表面の非
    配線部に導電性インク層を形威し、更にその上に耐酸若
    しくは耐アルカリインク層を積層してメツキレシスト膜
    を形成した後、配線部に金属薄膜を無電解メッキにより
    形成し、次いで電気メッキにより上記配線部に一定の厚
    さの金属膜を形成し、更に前記導電性インク層およびメ
    ツキレシスト膜を除去して所望の配線パターンを得る様
    にした配線基板製造方法。 2 前記配線部はスルーホールを含む、特許請求の範囲
    第1項記載の配線基板教込方法。
JP17777880A 1980-12-15 1980-12-15 配線基板製造方法 Expired JPS5841680B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17777880A JPS5841680B2 (ja) 1980-12-15 1980-12-15 配線基板製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17777880A JPS5841680B2 (ja) 1980-12-15 1980-12-15 配線基板製造方法

Publications (2)

Publication Number Publication Date
JPS57100790A JPS57100790A (en) 1982-06-23
JPS5841680B2 true JPS5841680B2 (ja) 1983-09-13

Family

ID=16036943

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17777880A Expired JPS5841680B2 (ja) 1980-12-15 1980-12-15 配線基板製造方法

Country Status (1)

Country Link
JP (1) JPS5841680B2 (ja)

Also Published As

Publication number Publication date
JPS57100790A (en) 1982-06-23

Similar Documents

Publication Publication Date Title
US6195883B1 (en) Full additive process with filled plated through holes
JPS5818996A (ja) スル−ホ−ルを有する配線基板製造方法
GB2137421A (en) Printed circuits
US5733468A (en) Pattern plating method for fabricating printed circuit boards
EP0337986B1 (en) Multilayer circuit board fabrication process
JPS58186994A (ja) 印刷配線板の製造方法
JPH04505829A (ja) プリント回路の絶縁抵抗の改良法
JPS5841680B2 (ja) 配線基板製造方法
JPH0243356B2 (ja)
DE2247977A1 (de) Verfahren zur herstellung doppelseitiger durchkontaktierter gedruckter schaltungsplatten
JPS6339119B2 (ja)
JPH02105596A (ja) 印刷配線板の製造方法
JP3217563B2 (ja) プリント配線板の製造方法
KR100525224B1 (ko) PCB 상에 Cu, Ni 및 Au를 단일 공정으로도금하는 방법
JP3130707B2 (ja) プリント基板およびその製造方法
JP3984092B2 (ja) 多層プリント配線板とその製造方法
JPH10190183A (ja) メッキされた抵抗器を有するプリント回路板の製法
JPS59155994A (ja) 多層印刷配線板の製造方法
JPH05283859A (ja) 印刷配線板の製造法
JPH0521954A (ja) プリント配線板の製造方法
JPS5924560B2 (ja) 印刷配線板の製造方法
JPS613494A (ja) プリント板製造方法
JPH0453189A (ja) 配線板の製造方法
JPS6167289A (ja) プリント配線板の製造方法
JPS59175797A (ja) 多層プリント板の製造方法