JPS5838943B2 - デンカケンシユツソウチ - Google Patents

Description

【発明の詳細な説明】 この発明は出力容量部に蓄積された電荷を検出して速や
かに放電する電荷検出装置に関する。

出力容量部に電荷を蓄積して出力清報となす半導体装置
例えば電荷結合素子（ＣＣＤ、 ｃｈａｒｇｅｃｏｕｐ
ｌｅｄ ｄｅｖｉｃｅ、 ）は第１図に示すように半導
体基板１上に酸化膜等の絶縁層２を介して複数個の転送
電極３ａ、３ｂ・・・を配夕１川、これら電極３ａ 、
３ｂ・・・に三相駆動であれば３つ日毎に電圧の異な
る駆動パルスψ１ 、ψ２ 、ψ３を印加し、各電極下
に形成されるポテンシャル井戸を順次一方向に移動する
ことにより上記ポテンシャル井戸に蓄えられた清報電荷
を順次転送するものとなっている。

しかして転送された電荷は基板１と出力電極４との間に
形成されたＰＮ接合部に蓄積される。

上記ＰＮ接合部に蓄積された電荷は電流値もしくは電圧
値として検出される。

第１図は電流値として検出する従来の方式であり、ＰＮ
接合を抵抗５を介して逆バイアス源６に接続することに
より、ＰＮ接合部のポテンシャルを転送電極下のポテン
シャルよりも常時低い状態としておき、ＰＮ接合に転送
されてきた電荷を抵抗５に流し込む構成としである。

このようにすれば電荷の移動による電流値を抵抗５の電
位差として増幅器７を介して検出することができる。

電圧値として検出する方法は第２図に示すように抵抗５
をスイッチ８で置き換え、スイッチ８をオフにした状態
でＰＮ接合の容量に蓄積された電荷を直接容量の電位と
して検出し、検出した後はスイッチ８をオンにしてＰＮ
接合に蓄積された電荷を速やかに放電していた。

電流検出方式は第３図に等価回路を示すように信号電荷
による電流源９とＰＮ接合の容量を含めた出力部容量Ｃ
と負荷抵抗Ｒとを並列に接続し、抵抗Ｒを増幅器７へ接
続した構成を採る。

従って電流源９からの電荷は駆動パルスと同期して、は
ぼインパルス状に流れる。

この場合駆動パルスの一周期内で電荷放電が完了しなけ
れば残存した電荷が次に転送されてきた電荷に混入し周
波数特性を劣化させる。

そのためＨの値を小さくして放電時定数を小さくする必
要があり出力を低下させる問題に当面す、る。

その上、抵抗の電流性雑音、増幅器の雑音が相対的に大
きくなるのでＳ／Ｎ比が劣化する。

従って電圧検出方式の場合でも第２図に示したように負
荷抵抗をスイッチに置き換え検出時にはスイッチをオフ
にして高抵抗値の負荷と同様にＬ１駆動パルスの一周期
の適当な期間スイッチをオンして信号電荷を放電させる
ようにすれば放電時定数と出力信号との間の矛盾点を解
消することができ、Ｓ／Ｎ比も向上する。

しかしながら上述したスイッチは通常高速動作可能なト
ランジスタ等で構成されたもので、第４図ａに示すよう
に制御パルスでオンオフされるので、この制御パルスが
浮遊容量を介して信号に混入し第４図すに示すようなト
ランジェント波形となって現われる。

従ってこのトランジェント波形を除去するために従来は
増幅器の構成を複雑にしたり、高性能のフィルタを用い
なければならなかった。

ざらにＣＣＤ の出力電圧■はＣＣＤの出力電荷Ｑ、
ＣＣＤの出力部の容量をＣとすればＶ＝Ｑ／Ｃの関係に
あり、Ｃを小さくすることにより出力電圧Ｖを大きくす
ることができるが、前述したように出力部に直接スイッ
チを接続するとスイッチによる数ｐＦ程度の容量が付加
されるので、その分だけ出力を低下させるという欠点を
有する。

本発明は上記した如き点に鑑みてなされたもので蓄積さ
れた電荷をトランジェント波形を減少ならしめ、Ｓ／Ｎ
比良く検出して速やかに放電することのできる電荷検出
装置を提供することを目的とする。

即ちこの発明は電荷蓄積部に電荷を検出するための増幅
器を接続し、この増幅器信号出力をこの増幅器の入力端
に負帰還し、この回路ループに開閉回路を接続した電荷
検出装置を提供するものである。

以下第５図に基いて本発明装置をＣＣＤに適用した実施
例を説明する。

即ち一導電形例えばＰ形のｓｉ基板１上に絶縁体層であ
る酸化ケイ素膜２を設け、該膜２上に夫夫電荷転送方向
に隔離された転送電極３ ａ ＊ ３ ｂ３ｃ・・・を
多数設け、該転送電極に周知の手段により電荷の転送を
行うための転送パルスψ１ 、φ２ψ３を印加するよう
になっている。

転送電極の最終電極３ｄには一定電圧が直流電源５２に
より印加されるようになっている。

さらに出力側に転送されてきた電荷取出のために基板１
と異なる導電形のｎ影領域４を設けてＣＣＤを構成した
出力部５１に該出力部５１に蓄積された電荷を検出する
ための増幅器１０を接続する。

この回路構成は次の通りである。

同図において１０は入力端を検出電極４に接続した増幅
度Ａの増幅器であり、この増幅器１０の逆位相出力は負
荷抵抗１１を介して電極４へ帰還される構成となってい
る。

上記増幅器１０は信号電荷の検出出力を得る例えば反転
増幅型の第１の増幅部１０ａと、この増幅部１０ａにス
イッチング素子１２を介して縦続接続された例えば非反
転増幅型の第２の増幅部１０ｂとにより構成されている
。

これにより、前記スイッチ素子１２がオンの状態にある
とき、第２の増幅部１０ｂを介する第１の増幅部１０ａ
の入力端への負帰還路が形成されるようになっている。

尚、電極４と基板１とで形成されたＰＮ接合部は直流的
に逆バイアスとなるようにしておく。

しかしてスイッチング素子１２がオフの状態にあれば増
幅器１０と抵抗１１との形成する帰還路はオープンとな
っているので、ＰＮ接合は高インピタンス状態となる。

そのため駆動パルスにより転送されてきた電荷はＰＮ接
合の容量に蓄積されるもので、スイッチ１２の前段にあ
る第１の増幅部１０ａで高出力として検出される。

次に検出が終了した後にスイッチング素子１２をオンに
すると帰還路は閉成するのでＰＮ接合に負荷接続されて
いる検出回路のインピダンスは、前記負荷抵抗１１のイ
ンピダンスがＲであるとき、Ｒ／Ａとなる 従って増幅度Ａを十分大きくしておけばＲ／Ａは小さな
値となるのでＰＮ接合に蓄積された電荷は速やかに放電
される。

尚、上記スイッチ素子１２のオン・オフは、増幅器１０
の電荷検出動作に関連して行われるもので、例えば前記
ＣＣＤの電荷転送と、その電荷出力に同期して制御する
ようにすればよい。

ところでスイッチング素子１２は帰還路を開閉制御する
機能を果たせば良いのであるが、トランジスタ等で構成
されるスイッチング素子の両端を十分低いインピダンス
とし、且つ信号を十分大きくすれば、スイッチング素子
を駆動する制御パルスが浮遊容量を介して検出信号に飛
び込むことはなり、トランジェント波形の発生を阻止す
ることができる。

従ってこの実施例では増幅器１０において上記した条件
を満たす個所にスイッチング素子を介挿する具体例とし
て第１および第２の増幅部１０ａ。

１０ｂを分割して示したが、必ずしもその限りではない
。

また上記実施例では抵抗１１による容量増加は、スイッ
チ素子と比べると十分に小さいので出力低下に関して問
題とはならない。

第６図は本発明の他の実施例を示す図である。

同図に示すように帰還路は必ずしも直流的に結合形成す
る必要はなく、ＰＮ接合を抵抗１１，１３゜を介して逆
バイアス源１４へ接続しておけば帰還路に容量１５．１
６を介在させても前記実施例と同様の効果を奏すること
ができる。

尚、第１図における抵抗５を９変抵抗素子例えばＦＥＴ
に置き換え、該ＦＥＴのゲート電圧をトランジェントが
問題とならない程度の小さなパルスで制御すると共に本
発明に係わる帰還路を併用することにより上記ＦＥＴの
インピダンスを実効的に十分小さくして放電させること
も可能である。

また第５図および第６図に示す構成において、抵抗１１
や増幅器１０等をＣＣＤの基板１上に同時形成する場合
には次のようにすればよい。

即ち、第７図はその要部の構成を示したもので、ダイオ
ード７１は、前記基板１に導電形の異なる半導体領域４
を形成してなるＣＣＤの出力部５１である。

この出力部と同一基板上に電界効果トランジスタＦＥＴ
７２を形成し、これを前記インピーダンス素子１１とし
て用いる。

そして、このＦＥＴ７２の一端を前記ダイオード７１に
接続し、その他端を前記増幅器１０からの帰還信号入力
端、つまり増幅器１０の出力に接続される端子とする。

また前記基板１上に前記増幅器１０、特に１段目の増幅
器１０ａの入力段としてＦＥＴ７３，７４を形成上、こ
れを入力バッファとする。

この例では、ＦＥＴ７４をインピーダンス素子としたＦ
ＥＴ７３のソースホロア回路が入力バッファとして構成
されており、このソースホロア回路のＦＥＴ７３のゲ゛
−トに前記ダイオード７１の出力を接続する。

そして、このソースホロア回路の出力を所定の増幅度ａ
を持つ図示しない増幅用トランジスタに接続するように
すればよい。

尚、この場合、増幅器１０の他の要素もＦＥＴを用いて
構成することが好ましい。

このようにすれば、ＣＣＤとその出力回路（電荷検出装
置）とを同時集積して一体化したものとすることができ
、その実用的利点は大きい。

また検出対象となるものはＣＣＤに限定されず容量部に
出力電荷を蓄積するもの例えばＢＢＤ（ｂｕｃｋｅｔ
ｂｒｉｇａｄｅ ｄｅｖｉｃｅ ）等であってもよい０ 以上詳述したように本発明によれば例えば間欠的に電荷
が転送されてくるＰＮ接合部に蓄積された電荷をＳ／Ｎ
比良く検出して速やかに放電することができ、しかもト
ランジェント阻止のために高性能のフィルタを要せず、
また増幅器の構成を複雑化する必要もなくなる。

【図面の簡単な説明】

第１図は従来の電流検出方式を説明するための図、第２
図は従来の電圧検出方式を説明するための図、第３図は
従来の電流検出方式を説明するための等価回路図、第４
図は第２図のスイッチング動作により発生したトランジ
ェント波形を示す図、第５図は本発明の一実施例を説明
するための回路構成図、第６図は本発明の他の実施例を
説明するための回路構成図、第７図は本発明に係わる電
荷検出装置をＣＣＤと同一基板上に形成する一例を示す
図である。 １・・・・・・半導体基板、２・・・・・・絶縁層、３
ａ、３ｂ。 ３ｃ・・・・・・転送電極、４・・・・・・検出電極、
１０・・・・・・増幅器、１０ａ・・・・・・第１の増
幅部、１０ｂ・・・・・・第２の増幅部、１１・・・・
・・負荷抵抗、１２・・・・・・スイッチング素子、１
３・・・・・・抵抗、１４・・・・・・逆バイアス源、
１５１６・・・・・・容量。

Claims (1)

【特許請求の範囲】
1. １ 電荷が蓄積される蓄積部に直流的又は交流的に入力
   端が接続された電荷を検出するための増幅器と、この増
   幅器で増幅された信号出力をこの増幅器の入力端に負帰
   還するインピダンス素子と、上記増幅器による電荷検出
   時にオンされ且つ上記電荷検出終了時にオフされて前記
   インピダンス素子と前記増幅器とが形成する帰還路を開
   閉制御するスイッチング素子とを具備してなることを特
   徴とする電荷検出装置