JPS5838404Y2 - 電源回路 - Google Patents
電源回路Info
- Publication number
- JPS5838404Y2 JPS5838404Y2 JP1977088429U JP8842977U JPS5838404Y2 JP S5838404 Y2 JPS5838404 Y2 JP S5838404Y2 JP 1977088429 U JP1977088429 U JP 1977088429U JP 8842977 U JP8842977 U JP 8842977U JP S5838404 Y2 JPS5838404 Y2 JP S5838404Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- constant voltage
- switch
- power
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【考案の詳細な説明】
本考案はビデオテープレコーダの電源回路に関する。
ビデオテープレコーダは、手動による電源のＯＮ、ＯＦ
Ｆの他に、タイムスイッチによる電源のＯＮ、ＯＦＦを
可能にしており、電源スィッチは、電源付勢位置と電源
消勢位置とタイマー動作位置の３位置に切換可能にされ
ている。
Ｆの他に、タイムスイッチによる電源のＯＮ、ＯＦＦを
可能にしており、電源スィッチは、電源付勢位置と電源
消勢位置とタイマー動作位置の３位置に切換可能にされ
ている。
タイマー動作は、通常タイムスイッチ出力によって電源
付勢を為しオートストップ動作と共に電源消勢を為すも
のである。
付勢を為しオートストップ動作と共に電源消勢を為すも
のである。
従って、このタイマー動作では現時点からビデオテープ
レコーダを作動せしめオートストップ動作で電源消勢を
為す様なスリーブ動作を実行することはできない。
レコーダを作動せしめオートストップ動作で電源消勢を
為す様なスリーブ動作を実行することはできない。
そこで、本考案は電源付勢位置でプレイ操作を為した後
に電源スィッチをタイマー動作位置に設定したときには
スリーブ動作を実行し得る様にした新規且つ有効は電源
回路を具体的に提案するものである。
に電源スィッチをタイマー動作位置に設定したときには
スリーブ動作を実行し得る様にした新規且つ有効は電源
回路を具体的に提案するものである。
以下、自動停止機構付のテープレコーダに配した電源回
路に本考案を採用した一実施例に付き説明する。
路に本考案を採用した一実施例に付き説明する。
図は本実施例の電源回路を示し点線で囲撓して示す図番
１は整流回路、２は定電圧回路、３は本考案に係る制御
回路をそれぞれ示す。
１は整流回路、２は定電圧回路、３は本考案に係る制御
回路をそれぞれ示す。
本実施例の前記定電圧回路２は、ツェナーダイオードＤ
Ｔと共に出力電圧の変動を検出する第１トランジスタＴ
ｒ １により、第２．トランジスタＴ ｒ Ｚのベー
ス電位を制御し、更に導電路にコレクタ・エミッタを接
続した第３トランジスタＴ ｒ ３のインピーダンスを
変更して常に出力電圧を一定に維持している。
Ｔと共に出力電圧の変動を検出する第１トランジスタＴ
ｒ １により、第２．トランジスタＴ ｒ Ｚのベー
ス電位を制御し、更に導電路にコレクタ・エミッタを接
続した第３トランジスタＴ ｒ ３のインピーダンスを
変更して常に出力電圧を一定に維持している。
尚本実施例では、制御回路３の動作により前記第２トラ
ンジスタＴｒ２のベース電位が、前記第３トランジスタ
Ｔｒ３のエミッタ電位に比し低くなり、両トランジスタ
Ｔ ｒ ２ ｔ Ｔ ｒ ３のベース・エミッタ間が逆
バイアスされる慣れがあるため、逆バイアス状態を解消
する逆耐圧防止用の第１ダイオードＤ０を配している。
ンジスタＴｒ２のベース電位が、前記第３トランジスタ
Ｔｒ３のエミッタ電位に比し低くなり、両トランジスタ
Ｔ ｒ ２ ｔ Ｔ ｒ ３のベース・エミッタ間が逆
バイアスされる慣れがあるため、逆バイアス状態を解消
する逆耐圧防止用の第１ダイオードＤ０を配している。
以下本考案要部となる前記制御回路３に付いて説明する
。
。
該制御回路３は、それぞれ３接点を選択的に切換えて連
動し電源スィッチとして機能する第１・第２切換スイッ
チＳＷ０．ＳＷ２と、該第１スイツチの第３接点Ｃに抵
抗を介してコレクタを、寸たアースにエミッタを接続し
ベースにタイムスイッチ出力と出力電圧を入力する第４
トランジスタＴｒ と、該第４トランジスタＴｒ４の
コレクタ出力をベース入力とし、アースにエミッタを、
また前記第２トランジスタのコレクタ・ベース間に直列
に配した第１抵抗Ｒ１と第２抵抗Ｒ２の中間点にコレク
タをそれぞれ接続して成る第５トランジスタＴｒ５より
成る。
動し電源スィッチとして機能する第１・第２切換スイッ
チＳＷ０．ＳＷ２と、該第１スイツチの第３接点Ｃに抵
抗を介してコレクタを、寸たアースにエミッタを接続し
ベースにタイムスイッチ出力と出力電圧を入力する第４
トランジスタＴｒ と、該第４トランジスタＴｒ４の
コレクタ出力をベース入力とし、アースにエミッタを、
また前記第２トランジスタのコレクタ・ベース間に直列
に配した第１抵抗Ｒ１と第２抵抗Ｒ２の中間点にコレク
タをそれぞれ接続して成る第５トランジスタＴｒ５より
成る。
なお前記第１切換スイツチＳＷＩには前記整流回路１の
正側出力が、また前記第２切換スイツチＳＷ２には前記
第５トランジスタのコレクタ出力が入力される。
正側出力が、また前記第２切換スイツチＳＷ２には前記
第５トランジスタのコレクタ出力が入力される。
従って渣ず前記第１・第２切換スイツチＳＷ１゜ＳＷ２
が第１接点ａ、ａ′を選択した第１のモードに於て、前
記第２切換スイツチＳＷ２・が前記第５トランジスタＴ
ｒ ｓのコレクタを接地して前記第２トランジスタの
ベース電位を降下せしめて前記第３トランジスタＴｒ３
を非導通とする。
が第１接点ａ、ａ′を選択した第１のモードに於て、前
記第２切換スイツチＳＷ２・が前記第５トランジスタＴ
ｒ ｓのコレクタを接地して前記第２トランジスタの
ベース電位を降下せしめて前記第３トランジスタＴｒ３
を非導通とする。
よって第１のモードでは電源がＯＦＦ状態となる。
次に第１・第２切換スイツチＳＷ１ ｔＳＷ２が第２接
点す、ｂ′を選択する第２のモードに於て、前記第５ト
ランジスタＴ ｒ ５は非導通となり、コレクタ電位を
・・イレベルとするため、前記定電圧回路２は正常に動
作する。
点す、ｂ′を選択する第２のモードに於て、前記第５ト
ランジスタＴ ｒ ５は非導通となり、コレクタ電位を
・・イレベルとするため、前記定電圧回路２は正常に動
作する。
よって第２のモードでは電源がＯＮ状態となる。
以下、前記第１．第２切換スイツチＳＷ１゜ＳＷ２が第
３接点ｃ、ｃ′を選択する第３のモードに付いて説明す
る。
３接点ｃ、ｃ′を選択する第３のモードに付いて説明す
る。
１ず第２のモードに於て、プレイ釦（図示省略）の抑圧
に連動して閉路する第３スイツチＳＷ３を閉じてテープ
レコーダを動作せしめた後に、前記第１．第２切換スイ
ッチＳＷ１．ＳＷ２を第３接点に切換える場合には、前
記第３スイツチＳＷ３の閉路の時点で前記第４トランジ
スタＴ ｒ ４のベース電位をバイレベルとしているた
め前記第１切換スイツチＳＷ１が第３接点Ｃに切換えら
れても前記第４トランジスタＴｒ４が導通状態にあるた
め前記第５トランジスタＴ ｒ ５のベース電位はロー
レベルとなって前記定電圧回路２は正常に動作する。
に連動して閉路する第３スイツチＳＷ３を閉じてテープ
レコーダを動作せしめた後に、前記第１．第２切換スイ
ッチＳＷ１．ＳＷ２を第３接点に切換える場合には、前
記第３スイツチＳＷ３の閉路の時点で前記第４トランジ
スタＴ ｒ ４のベース電位をバイレベルとしているた
め前記第１切換スイツチＳＷ１が第３接点Ｃに切換えら
れても前記第４トランジスタＴｒ４が導通状態にあるた
め前記第５トランジスタＴ ｒ ５のベース電位はロー
レベルとなって前記定電圧回路２は正常に動作する。
その後テープ終端等を検出して自動停止すべく、プレイ
釦７５拍動復帰すると連動する前記第３スイツチＳＷ３
が開放されて、前記第４トランジスタＴ ｒ ４を非導
通状態、前記第５トランジスタＴ ｒ ５を導通状態と
するため前記第２トランジスタＴ ｒ ２のベース電位
を降下せしめて前記第３トランジスタＴｒ５を非導通と
する。
釦７５拍動復帰すると連動する前記第３スイツチＳＷ３
が開放されて、前記第４トランジスタＴ ｒ ４を非導
通状態、前記第５トランジスタＴ ｒ ５を導通状態と
するため前記第２トランジスタＴ ｒ ２のベース電位
を降下せしめて前記第３トランジスタＴｒ５を非導通と
する。
従って自動停止機構の作動と共にＯＮ状態の電源回路は
ＯＦＦ状態に陥る。
ＯＦＦ状態に陥る。
また前記第１．第２切換スイッチＳＷ□、Ｓｗ２を先に
第３接点ｅ ｔ ｃ’に切換えた後プレイ釦を押圧した
場合には電源（出力電圧）がＯＦ’Ｆのため前記第３ス
イツチＳＷ３が閉路されていても前記第４トランジスタ
Ｔ ｒ ４は非導通となり前記第５トランジスタＴｒ５
のベース電位カッ・イレベルとなる。
第３接点ｅ ｔ ｃ’に切換えた後プレイ釦を押圧した
場合には電源（出力電圧）がＯＦ’Ｆのため前記第３ス
イツチＳＷ３が閉路されていても前記第４トランジスタ
Ｔ ｒ ４は非導通となり前記第５トランジスタＴｒ５
のベース電位カッ・イレベルとなる。
よって該第５トランジスタＴｒ５が導通状態となって電
源をＯＦＦ状態とする。
源をＯＦＦ状態とする。
その後タイムスイッチの正のパルスＰ出力が入力される
と前記第４トランジスタＴ ｒ ４は導通状態となって
前記第５トランジスタＴ ｒ ５が非導通状態となるた
め、電源ｌＩ′ｉＯＮ状態に陥る。
と前記第４トランジスタＴ ｒ ４は導通状態となって
前記第５トランジスタＴ ｒ ５が非導通状態となるた
め、電源ｌＩ′ｉＯＮ状態に陥る。
一旦電源がＯＮ状態となると前記第３スイツチを介して
前記第４トランジスタＴｒ は導通状態を持続するた
め、以後は前述の自動停止機構が作動する迄電源のＯＮ
状態を持続し、該自動停止機構作動に伴う前記第３スイ
ツチＳＷ３の開放により電源をＯＦ’Ｆ状態にする。
前記第４トランジスタＴｒ は導通状態を持続するた
め、以後は前述の自動停止機構が作動する迄電源のＯＮ
状態を持続し、該自動停止機構作動に伴う前記第３スイ
ツチＳＷ３の開放により電源をＯＦ’Ｆ状態にする。
よって本考案は、整流出力を入力してビデオテープレコ
ーダに定電圧を供給する定電圧回路２と、該定電圧回路
の制御入力端子（第１第２抵抗の接続点）とアース間に
配され導通時に前記定電圧回路２を不作動とする第１ス
イツチングトランジスタＴｒ と、該第１スイツチン
グトランジスタＴｒ のベースとアース間に配されタ
イムスイッチ出力Ｐをベースに入力して導通状態となる
第２スイツチングトランジスタＴ ｒ ４と、タイマー
モード設定操作（第３位置）によって前記整流出力を第
１スイツチングトランジスタＴ ｒ ５のベースニ供給
して該第１スイツチングタラソジスタＴ ｒ ５を導通
せしめ電源消勢モード設定操作（第１位置）によって前
記制御入力端子を地絡して前記定電圧回路２を不作動と
する手動スイッチＳＷ１．ＳＷ２と、前記定電圧回路２
の出力端子と前記第２スイツチングトランジスタＴｒ、
４のベースとの間に配されプレイ操作によって閉略しオ
ートストップ動作によって閉略するプレイスイッチＳＷ
とをそれぞれ設けているため、プレイ動作中にタイマ
モードに設定するとスリーブモードとなり、プレイ動作
解除時にタイマモードに設定するとタイマーモードにな
って２モードの設定が可能となるばかりか、タイマーモ
ード設定中にオドストップ状態となると電源消勢が為さ
れ電源付勢モード設定中にオートストップ状態となると
電源付勢状態が維持されるため、オートストップ動作後
の電源付勢状態も２状態に使い分けることができ、その
効果は大である。
ーダに定電圧を供給する定電圧回路２と、該定電圧回路
の制御入力端子（第１第２抵抗の接続点）とアース間に
配され導通時に前記定電圧回路２を不作動とする第１ス
イツチングトランジスタＴｒ と、該第１スイツチン
グトランジスタＴｒ のベースとアース間に配されタ
イムスイッチ出力Ｐをベースに入力して導通状態となる
第２スイツチングトランジスタＴ ｒ ４と、タイマー
モード設定操作（第３位置）によって前記整流出力を第
１スイツチングトランジスタＴ ｒ ５のベースニ供給
して該第１スイツチングタラソジスタＴ ｒ ５を導通
せしめ電源消勢モード設定操作（第１位置）によって前
記制御入力端子を地絡して前記定電圧回路２を不作動と
する手動スイッチＳＷ１．ＳＷ２と、前記定電圧回路２
の出力端子と前記第２スイツチングトランジスタＴｒ、
４のベースとの間に配されプレイ操作によって閉略しオ
ートストップ動作によって閉略するプレイスイッチＳＷ
とをそれぞれ設けているため、プレイ動作中にタイマ
モードに設定するとスリーブモードとなり、プレイ動作
解除時にタイマモードに設定するとタイマーモードにな
って２モードの設定が可能となるばかりか、タイマーモ
ード設定中にオドストップ状態となると電源消勢が為さ
れ電源付勢モード設定中にオートストップ状態となると
電源付勢状態が維持されるため、オートストップ動作後
の電源付勢状態も２状態に使い分けることができ、その
効果は大である。
図は、本考案の一実施例を示す電源回路の回路図である
。 主な図番の説明、１・・・整流回路、２・・・定電圧回
路、３・・・制御回路、ＳＷｌ・・・第１切換スイツチ
、ＳＷ２・・・第２切換スイツチ、ＳＷ３・・・第３ス
イツチ１゜
。 主な図番の説明、１・・・整流回路、２・・・定電圧回
路、３・・・制御回路、ＳＷｌ・・・第１切換スイツチ
、ＳＷ２・・・第２切換スイツチ、ＳＷ３・・・第３ス
イツチ１゜
Claims (1)
- 整流出力を入力してビデオテープレコーダに定電圧を供
給する電圧回路と、該定電圧回路の制御入力端子とアー
ス間に配され導通時に前記定電圧回路を不作動とする第
１スイツチングトランジスタと、該第１スイツチングト
ランジスタのベースとアース間に配されタイムスイッチ
出力をベースに入力して導通状態となる第２スイツチン
グトランジスタと、タイマーモード設定操作によって前
記整流出力を第１スイツチングトランジスタのベースに
供給して該第１スイツチングトランジスタを導通せしめ
電源消勢モード設定操作によって前記制御入力端子を地
絡して前記定電圧回路を不作動とする手動スイッチと、
前記定電圧回路の出力端子と前記第２スイツチングトラ
ンジスタのベースとの間に配されプレイ操作によって閉
路しオートストップ動作によって開路するプレイスイッ
チとを設けて成る電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1977088429U JPS5838404Y2 (ja) | 1977-06-30 | 1977-06-30 | 電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1977088429U JPS5838404Y2 (ja) | 1977-06-30 | 1977-06-30 | 電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5414342U JPS5414342U (ja) | 1979-01-30 |
| JPS5838404Y2 true JPS5838404Y2 (ja) | 1983-08-31 |
Family
ID=29014888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1977088429U Expired JPS5838404Y2 (ja) | 1977-06-30 | 1977-06-30 | 電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5838404Y2 (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4717872U (ja) * | 1971-03-30 | 1972-10-30 | ||
| JPS499946A (ja) * | 1972-05-20 | 1974-01-29 | ||
| JPS51101438A (ja) * | 1975-03-04 | 1976-09-07 | Tokyo Electric Co Ltd | Zeikinkeisankinoosonaetadenshirejisuta |
| JPS51107729A (ja) * | 1975-03-18 | 1976-09-24 | Tokyo Electric Co Ltd | Denshirejisuta |
| JPS526054A (en) * | 1975-07-02 | 1977-01-18 | Sharp Corp | Information processing unit such as a cash register |
-
1977
- 1977-06-30 JP JP1977088429U patent/JPS5838404Y2/ja not_active Expired
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4717872U (ja) * | 1971-03-30 | 1972-10-30 | ||
| JPS499946A (ja) * | 1972-05-20 | 1974-01-29 | ||
| JPS51101438A (ja) * | 1975-03-04 | 1976-09-07 | Tokyo Electric Co Ltd | Zeikinkeisankinoosonaetadenshirejisuta |
| JPS51107729A (ja) * | 1975-03-18 | 1976-09-24 | Tokyo Electric Co Ltd | Denshirejisuta |
| JPS526054A (en) * | 1975-07-02 | 1977-01-18 | Sharp Corp | Information processing unit such as a cash register |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5414342U (ja) | 1979-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4015090A (en) | Recording and/or reproducing apparatus | |
| JPS5838404Y2 (ja) | 電源回路 | |
| JP2663446B2 (ja) | リモコン装置 | |
| JPS6030833Y2 (ja) | 記録装置 | |
| JPH0333947Y2 (ja) | ||
| JPH075597Y2 (ja) | ラジオ付テ−プレコ−ダの電源回路 | |
| JPH0122366Y2 (ja) | ||
| JPH0516656Y2 (ja) | ||
| JPS6316030Y2 (ja) | ||
| JPS6032268B2 (ja) | ビデオテ−プレコ−ダの電源装置 | |
| JP2900401B2 (ja) | タイマー付テープレコーダ | |
| JPH0755619Y2 (ja) | 電源供給制御回路 | |
| JPS6312415Y2 (ja) | ||
| JPS6025157Y2 (ja) | 増幅度切換装置 | |
| JPS6316029Y2 (ja) | ||
| JPS6144247Y2 (ja) | ||
| JPS6213127Y2 (ja) | ||
| JPH0530175Y2 (ja) | ||
| JPS6235183Y2 (ja) | ||
| JPH0216425Y2 (ja) | ||
| JP2557850B2 (ja) | 電源制御装置 | |
| KR940000654Y1 (ko) | 캠코더용 플래시의 자동/수동 제어회로 | |
| JPH075523Y2 (ja) | テ−プレコ−ダ−のミユ−テイング回路 | |
| JPH0524969Y2 (ja) | ||
| JPH0215930B2 (ja) |