JPH0530175Y2 - - Google Patents
Info
- Publication number
- JPH0530175Y2 JPH0530175Y2 JP3208088U JP3208088U JPH0530175Y2 JP H0530175 Y2 JPH0530175 Y2 JP H0530175Y2 JP 3208088 U JP3208088 U JP 3208088U JP 3208088 U JP3208088 U JP 3208088U JP H0530175 Y2 JPH0530175 Y2 JP H0530175Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- power supply
- control transistor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 2
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【考案の詳細な説明】
(イ) 産業上の利用分野
本考案は定電圧回路の出力に応じて電源電圧を
出力する電源供給回路に関する。
出力する電源供給回路に関する。
(ロ) 従来の技術
従来、この種の電源供給回路としては、例えば
実開昭61−99217号公報（G06F1／565）等に開示
されているものがある。
実開昭61−99217号公報（G06F1／565）等に開示
されているものがある。
第２図は従来のVTR（ビデオテープレコーダ）
の電源供給回路の回路図である。
の電源供給回路の回路図である。
図中、１は直流5Vの入力端子、２は直流5Vの
出力端子、Tr1は前記両端子１，２間にコレク
タ・エミツタ路が接続された制御トランジスタで
ある。３はチヤンネル信号を出力する制御部を有
し、12Vの直流電圧を出力する定電圧回路であ
り、該定電圧回路３は抵抗R1を介して前記制御
トランジスタTr1のベースに接続されている。ま
た、前記定電圧回路３はVTRの電源スイツチに
より切換わるコントロール信号によりオン・オフ
制御される。４は前記定電圧回路３からの12Vの
直流電圧を入力し、該入力電圧により動作するバ
ンド切換回路である。前記バンド切換回路４はチ
ユーニング電圧調整用の32Vの内部電源を備えて
いる。尚、前記制御トランジスタTr1のベースと
アースとの間にはツエナーダイオードZD1とコン
デンサC1とが並列に接続され、前記トランジス
タTr1のエミツタとアースとの間にはコンデンサ
C2が接続されている。
出力端子、Tr1は前記両端子１，２間にコレク
タ・エミツタ路が接続された制御トランジスタで
ある。３はチヤンネル信号を出力する制御部を有
し、12Vの直流電圧を出力する定電圧回路であ
り、該定電圧回路３は抵抗R1を介して前記制御
トランジスタTr1のベースに接続されている。ま
た、前記定電圧回路３はVTRの電源スイツチに
より切換わるコントロール信号によりオン・オフ
制御される。４は前記定電圧回路３からの12Vの
直流電圧を入力し、該入力電圧により動作するバ
ンド切換回路である。前記バンド切換回路４はチ
ユーニング電圧調整用の32Vの内部電源を備えて
いる。尚、前記制御トランジスタTr1のベースと
アースとの間にはツエナーダイオードZD1とコン
デンサC1とが並列に接続され、前記トランジス
タTr1のエミツタとアースとの間にはコンデンサ
C2が接続されている。
この電源供給回路では、VTRの電源スイツチ
をONして定電圧回路３から12Vの直流電圧が出
力されるとバンド切換回路４が動作すると共にツ
エナーダイオードZD1が導通し、制御トランジス
タTr1がONして出力端子２からは、前記ツエナ
ーダイオードZD1のツエナー電位VZD1で決まる
5Vの直流電圧が出力される。尚、この時の前記
ツエナーダイオードZD1のツエナー電位VZD1は
（5V＋VBE）である（VBEは制御トランジスタTr1
のベース・エミツタ電位）。コントロール信号に
より前記定電圧回路３の出力電圧が0Vになると
前記バンド切換回路４の動作が停止すると共にツ
エナーダイオードZD1は非導通状態になり、前記
制御トランジスタTr1はOFF状態になる。
をONして定電圧回路３から12Vの直流電圧が出
力されるとバンド切換回路４が動作すると共にツ
エナーダイオードZD1が導通し、制御トランジス
タTr1がONして出力端子２からは、前記ツエナ
ーダイオードZD1のツエナー電位VZD1で決まる
5Vの直流電圧が出力される。尚、この時の前記
ツエナーダイオードZD1のツエナー電位VZD1は
（5V＋VBE）である（VBEは制御トランジスタTr1
のベース・エミツタ電位）。コントロール信号に
より前記定電圧回路３の出力電圧が0Vになると
前記バンド切換回路４の動作が停止すると共にツ
エナーダイオードZD1は非導通状態になり、前記
制御トランジスタTr1はOFF状態になる。
しかし乍ら、上述の電源供給回路では、定電圧
回路３の出力電圧が0V時においても、バンド切
換回路４の動作電圧Vccの入力端子５にはチユー
ニング電圧調整用の内部電源が原因で1V前後の
残留電圧が残り、この残留電圧による電圧が制御
トランジスタTr1のベースに印加されるため、前
記制御トランジスタTr1は完全にOFF状態になら
ず、電源オフ時にも出力端子２からは負荷電流が
流れ続けるという欠点がある。そして、このこと
は入力端子１にバツテリー電源を接続した場合、
特にバツテリーの消耗が激しいという問題が生じ
る。
回路３の出力電圧が0V時においても、バンド切
換回路４の動作電圧Vccの入力端子５にはチユー
ニング電圧調整用の内部電源が原因で1V前後の
残留電圧が残り、この残留電圧による電圧が制御
トランジスタTr1のベースに印加されるため、前
記制御トランジスタTr1は完全にOFF状態になら
ず、電源オフ時にも出力端子２からは負荷電流が
流れ続けるという欠点がある。そして、このこと
は入力端子１にバツテリー電源を接続した場合、
特にバツテリーの消耗が激しいという問題が生じ
る。
(ハ) 考案が解決しようとする課題
本考案は上記従来例の欠点に鑑みなされたもの
であり、内部電源を備える回路の残留電圧によつ
てOFF時にも少許負荷電流が流れ続けるのを防
止した電源供給回路を提供することを目的とする
ものである。
であり、内部電源を備える回路の残留電圧によつ
てOFF時にも少許負荷電流が流れ続けるのを防
止した電源供給回路を提供することを目的とする
ものである。
(ニ) 課題を解決するための手段
本考案の電源供給回路は、定電圧回路と内部電
源を有する回路との接続点と、制御トランジスタ
のベースとの間に、残留電圧遮断用の回路を設け
たことを特徴とする。
源を有する回路との接続点と、制御トランジスタ
のベースとの間に、残留電圧遮断用の回路を設け
たことを特徴とする。
(ホ) 作用
上記構成に依れば、内部電源による残留電圧は
残留電圧遮断用の回路によつて制御トランジスタ
のベースには印加されず、該制御トランジスタは
完全に遮断状態になる。
残留電圧遮断用の回路によつて制御トランジスタ
のベースには印加されず、該制御トランジスタは
完全に遮断状態になる。
(ヘ) 実施例
以下、図面を参照しつつ本考案の一実施例を詳
細に説明する。
細に説明する。
第１図は本実施例の電源供給回路の回路図であ
り、第２図と同一部分には同一符号を付し、その
説明は第２図の説明を援用する。
り、第２図と同一部分には同一符号を付し、その
説明は第２図の説明を援用する。
本実施例の電源供給回路は、抵抗R1と、制御
トランジスタTr1のベースとツエナーダイオード
ZD1との接続点Ｐとの間に残留電圧遮断用のツエ
ナーダイオードZD2が接続されている。このツエ
ナーダイオードZD2のツエナー電圧VZD2はバン
ド切換回路４の残留電圧をV1とすると VZD2＞V1 及び 12V＞VZD1＋VZD2 の関係が成り立つように設定されている。
トランジスタTr1のベースとツエナーダイオード
ZD1との接続点Ｐとの間に残留電圧遮断用のツエ
ナーダイオードZD2が接続されている。このツエ
ナーダイオードZD2のツエナー電圧VZD2はバン
ド切換回路４の残留電圧をV1とすると VZD2＞V1 及び 12V＞VZD1＋VZD2 の関係が成り立つように設定されている。
上述のような電源供給回路では、定電圧回路３
から12Vの直流電圧が出力されると、前記ツエナ
ーダイオードZD2及びツエナーダイオードZD1は
共に導通し、出力端子２からは5Vの直流電圧が
出力される。そして、前記制御回路３の出力電圧
が0Vになり、前記バンド切換回路４の入力端子
５に残留電圧が生じた場合、この残留電圧V1は
ツエナーダイオードZD2のツエナー電圧VZD2に
比べて十分に小さく、前記ツエナーダイオード
ZD2は非導通状態になる。これにより、前記制御
トランジスタTr1のベースには残留電圧V1が印加
されず該トランジスタTr1は完全に遮断状態にな
り、電源オフ時には出力端子２からは全く負荷電
流が流れない。
から12Vの直流電圧が出力されると、前記ツエナ
ーダイオードZD2及びツエナーダイオードZD1は
共に導通し、出力端子２からは5Vの直流電圧が
出力される。そして、前記制御回路３の出力電圧
が0Vになり、前記バンド切換回路４の入力端子
５に残留電圧が生じた場合、この残留電圧V1は
ツエナーダイオードZD2のツエナー電圧VZD2に
比べて十分に小さく、前記ツエナーダイオード
ZD2は非導通状態になる。これにより、前記制御
トランジスタTr1のベースには残留電圧V1が印加
されず該トランジスタTr1は完全に遮断状態にな
り、電源オフ時には出力端子２からは全く負荷電
流が流れない。
(ト) 考案の効果
本考案に依れば、残留電圧が原因でOFF時に
も負荷電流が流れるのを防止した電源供給回路を
提供し得る。
も負荷電流が流れるのを防止した電源供給回路を
提供し得る。
第１図は本考案の電源供給回路の回路図、第２
図は従来の電源供給回路の回路図である。 １……入力端子、２……出力端子、３……定電
圧回路、４……バンド切換回路（内部電源を有す
る回路）、Tr1……制御トランジスタ、ZD2……ツ
エナーダイオード（残留電圧遮断用の回路）。
図は従来の電源供給回路の回路図である。 １……入力端子、２……出力端子、３……定電
圧回路、４……バンド切換回路（内部電源を有す
る回路）、Tr1……制御トランジスタ、ZD2……ツ
エナーダイオード（残留電圧遮断用の回路）。
Claims (1)
- コントロール信号によりオン・オフ制御される
定電圧回路の出力電圧を内部電源を有する回路の
動作電圧として印加すると共に前記出力電圧を入
出力端間にコレクタ・エミツタ路が接続された制
御トランジスタのベースに印加する電源供給回路
において、前記定電圧回路と前記内部電源を有す
る回路との接続点と、前記制御トランジスタのベ
ースとの間に残留電圧遮断用の回路を設けたこと
を特徴とする電源供給回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3208088U JPH0530175Y2 (ja) | 1988-03-10 | 1988-03-10 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3208088U JPH0530175Y2 (ja) | 1988-03-10 | 1988-03-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01135514U JPH01135514U (ja) | 1989-09-18 |
| JPH0530175Y2 true JPH0530175Y2 (ja) | 1993-08-02 |
Family
ID=31258386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3208088U Expired - Lifetime JPH0530175Y2 (ja) | 1988-03-10 | 1988-03-10 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0530175Y2 (ja) |
-
1988
- 1988-03-10 JP JP3208088U patent/JPH0530175Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01135514U (ja) | 1989-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0530175Y2 (ja) | ||
| JPS5929398Y2 (ja) | モノステ−ブルマルチバイブレ−タ | |
| JPH0542482Y2 (ja) | ||
| JP2533630Y2 (ja) | テープレコーダー回路 | |
| JPH0424701Y2 (ja) | ||
| JPH06236812A (ja) | 駆動回路 | |
| JPS5963716U (ja) | 安定化直流電源 | |
| JPH0122366Y2 (ja) | ||
| JPH042502Y2 (ja) | ||
| JPS63142088U (ja) | ||
| JPS5929404Y2 (ja) | 零電位制御回路 | |
| JPH029371Y2 (ja) | ||
| KR910001076Y1 (ko) | 팝잡음이 제거되는 직류앰프회로 | |
| JPH0319049Y2 (ja) | ||
| JPS6131372Y2 (ja) | ||
| JPH0786988B2 (ja) | Ｖｔｒコントロールヘツドドライバー | |
| JPH07288074A (ja) | リレー駆動回路 | |
| JPH0630420B2 (ja) | エミッタフォロア回路 | |
| JPH0125319B2 (ja) | ||
| JPS6178313U (ja) | ||
| JPH0174634U (ja) | ||
| JPS5996940U (ja) | スイツチング回路 | |
| JPS5988973U (ja) | テレビジヨン受像機の電源回路 | |
| JPH0425205U (ja) | ||
| JPS6257432U (ja) |