JPS5837744A - 処理装置のハ−ドウエア制御方式 - Google Patents
処理装置のハ−ドウエア制御方式Info
- Publication number
- JPS5837744A JPS5837744A JP13406481A JP13406481A JPS5837744A JP S5837744 A JPS5837744 A JP S5837744A JP 13406481 A JP13406481 A JP 13406481A JP 13406481 A JP13406481 A JP 13406481A JP S5837744 A JPS5837744 A JP S5837744A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- register
- memory
- code
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
目については、これを補助制御コードにより行うように
した処３１装置のハードウェア制御方式に関する・ 従来の処理装置の八−ドウエア制御方式の一例を第１図
に基づ−て説明するＯ 第１図は！イクｐ命令読み出しのブ田ツタ図であり、１
は命令レジスタ、２は命令コード、３は変換用メモリ、
４はマイクロ命令用メモリ、６はマイタ冒命会用レジス
タ、６は！イク田・プルグラム・力ランタモしてγはマ
イクロ命令アドレスを示している・ この制御方式にお−ては、主記憶から命令レジスタｌに
命令を読み出すと、命令レジスタ１の一部には、命令コ
ード２が格納される。 該命令コード２を変換用メ毫り
３のアドレスとみなし、変換用メ篭り６かも読み出した
内容により再度それをアドレスとみなしてマイタ胃命令
用メモリ番の内容を続み出し、それをマイクロ命令用レ
ジスタ６に格納する・そして、ハードウェアの制御はす
べて、上記マイク冒命令用しジスタ心に格納されたマイ
クＶ命令により行われる。
した処３１装置のハードウェア制御方式に関する・ 従来の処理装置の八−ドウエア制御方式の一例を第１図
に基づ−て説明するＯ 第１図は！イクｐ命令読み出しのブ田ツタ図であり、１
は命令レジスタ、２は命令コード、３は変換用メモリ、
４はマイクロ命令用メモリ、６はマイタ冒命会用レジス
タ、６は！イク田・プルグラム・力ランタモしてγはマ
イクロ命令アドレスを示している・ この制御方式にお−ては、主記憶から命令レジスタｌに
命令を読み出すと、命令レジスタ１の一部には、命令コ
ード２が格納される。 該命令コード２を変換用メ毫り
３のアドレスとみなし、変換用メ篭り６かも読み出した
内容により再度それをアドレスとみなしてマイタ胃命令
用メモリ番の内容を続み出し、それをマイクロ命令用レ
ジスタ６に格納する・そして、ハードウェアの制御はす
べて、上記マイク冒命令用しジスタ心に格納されたマイ
クＶ命令により行われる。
以降、順次更新されるマイクｐ・プログラム・カウンタ
６の内容をアドレスとして、マイタル命令用メモリ番の
内容をマイクロ命令用レジスタ６に読み出し、該マイク
ロ命令用レジスタ５に格納されたマイクロ命令により規
定される動作をハードウェアに実行させ、順次処理を進
める０ この間、命令レジスタｌの内容は不変である。
６の内容をアドレスとして、マイタル命令用メモリ番の
内容をマイクロ命令用レジスタ６に読み出し、該マイク
ロ命令用レジスタ５に格納されたマイクロ命令により規
定される動作をハードウェアに実行させ、順次処理を進
める０ この間、命令レジスタｌの内容は不変である。
上述
１の如き従来のハードウェア制御方式においては、ハー
ドウェアの制御はすべて前記マイクロ命令用レジスタδ
に格納されたマイクロ命令によってのみ行われていたた
め、多岐にわたるハードウェアの動作なすべて指定可能
とするためには、マイクロ命令の語長を充分長く取る必
要があった０このためには、！イクロ命令用メモリ番の
語長とマイクロ命令用レジスタ６の長さを充分長くする
ことが必要となるが、これは物量の著しい増加を４たら
す仁とになると−う重大な間層を惹起こすものであった
・ 本尭明紘上記事惰に鑑みてなされた１ので、その目的と
するとζろは、従来の処理装置の八−ドウエア制御方式
の上述の如會岡題を解消し１マイタ賀命令の語長を長く
取ることなしに、すなわち、物量の増加を抑制しつつ充
分なハードウェア制御能力を有するａｙｓ装置のハード
ウェア制御方式を提供することにある。
ドウェアの制御はすべて前記マイクロ命令用レジスタδ
に格納されたマイクロ命令によってのみ行われていたた
め、多岐にわたるハードウェアの動作なすべて指定可能
とするためには、マイクロ命令の語長を充分長く取る必
要があった０このためには、！イクロ命令用メモリ番の
語長とマイクロ命令用レジスタ６の長さを充分長くする
ことが必要となるが、これは物量の著しい増加を４たら
す仁とになると−う重大な間層を惹起こすものであった
・ 本尭明紘上記事惰に鑑みてなされた１ので、その目的と
するとζろは、従来の処理装置の八−ドウエア制御方式
の上述の如會岡題を解消し１マイタ賀命令の語長を長く
取ることなしに、すなわち、物量の増加を抑制しつつ充
分なハードウェア制御能力を有するａｙｓ装置のハード
ウェア制御方式を提供することにある。
本発明の上記目的は１主記憶かも読み出した命令コーＶ
をアドレスとして読み出すことにより該命令フードを第
２のメ七り・アドレスに変換する変挾メ峰りを有し、該
変換用メそりから読み出した鯵２のメモリの当該アドレ
スから、順次命令を取ｐ出して実行すゐことによシ、前
記上記Ｗかも読み出した命令の機能を実現するマイクロ
・プ胃ダラム方式の処ｍ装置の八−ドウエア制御方式に
お−て、前記変換用メモリは前記第２のメモリの７１ド
レス以外に、ハードウェアを直接制御し得るコードと、
前記主記憶から読み出した命令を実行し終る家で前記コ
ードを保持する手段とを有し、八−ドウエアを前記第２
のメモリから取り出したマイクロ命令による制御と前記
フードによる制御とによ〉制御可能としたととを特徴と
する処Ｗｗ装置の八−ドウエア制御方式によって達成さ
れる。
をアドレスとして読み出すことにより該命令フードを第
２のメ七り・アドレスに変換する変挾メ峰りを有し、該
変換用メそりから読み出した鯵２のメモリの当該アドレ
スから、順次命令を取ｐ出して実行すゐことによシ、前
記上記Ｗかも読み出した命令の機能を実現するマイクロ
・プ胃ダラム方式の処ｍ装置の八−ドウエア制御方式に
お−て、前記変換用メモリは前記第２のメモリの７１ド
レス以外に、ハードウェアを直接制御し得るコードと、
前記主記憶から読み出した命令を実行し終る家で前記コ
ードを保持する手段とを有し、八−ドウエアを前記第２
のメモリから取り出したマイクロ命令による制御と前記
フードによる制御とによ〉制御可能としたととを特徴と
する処Ｗｗ装置の八−ドウエア制御方式によって達成さ
れる。
本発明の要点は、マイクロ・プ費グラム方式の処理装置
のハードウェア制御方式にお−て、蜜換用メモリの命令
コードに対応した各語に制御コードを付加し、該制御フ
ードは前記命令フードに対応した一連のマイタｐ・プー
ダラ＾夷行中のハードウェアに一定の制御を加えゐこと
を可能とした点にＴｏゐ・ 以下、本発明の実施例を図面に基づ−て詳細に説明する
。
のハードウェア制御方式にお−て、蜜換用メモリの命令
コードに対応した各語に制御コードを付加し、該制御フ
ードは前記命令フードに対応した一連のマイタｐ・プー
ダラ＾夷行中のハードウェアに一定の制御を加えゐこと
を可能とした点にＴｏゐ・ 以下、本発明の実施例を図面に基づ−て詳細に説明する
。
＄２図は本発明の一実施例である処理装置のハードウェ
ア制御方式を示す！イター命令読み出しのプ豐ツタ図で
ある・ 第２！Ｉｔにおいては、前記第１ｖｌに示した
と同じ構成要素は同じ符号で示しである。 なお、第２
図にお−て、８社捕助制御フード、９は被動制御レジス
タを示している・本爽施例にお−ては、着記憶から読み
出した命令社命◆レジス＃１に格納畜れ、命令レジスタ
１中の会令；−ド２をアドレスとみなして蛮換用メモ啼
δの内容を読拳出す・この読み出した内容の一部社マイ
ク胃命令アドレス７であ）、！イタ買置◆眉メモリ番の
アドレスとして使用すゐとともに、マイタ普・プ胃ダテ
ム命′にラン＃６に格納する・ 上記蜜換用〆４９５か
ら読み出した内容の残）の部分韓、補動制御ニード６で
あり、被動制御しジス＃９に格納する拳 マイク璽命令
アドレスマをアドレスとして％！イタロ命命令メツ９番
ら読４出し先内容はマイク−命令用レジスタ６に格納す
ゐ・ 以上の一連の動作が終了した後、八−Ｙ中エア唸
前記捕助制御レジスタ９の内容によりその動作を制御さ
れる・ ！イク賞命令用しジス＃８紘１マイタｗ９プ讐
ダラＡ９カウン＃６の更新と会わせて逐次マイ＃田命令
用メそり番から読み出した内容を格納する・ ＝方、上述の如く、−動制御レジス＃９に贅納された補
助制御コード８は、！イタ買・プーダッム・カウンタ６
の更新とは無関係に、主記憶から新しい命令を命令レジ
スタ１に読み出す家で不変である。
ア制御方式を示す！イター命令読み出しのプ豐ツタ図で
ある・ 第２！Ｉｔにおいては、前記第１ｖｌに示した
と同じ構成要素は同じ符号で示しである。 なお、第２
図にお−て、８社捕助制御フード、９は被動制御レジス
タを示している・本爽施例にお−ては、着記憶から読み
出した命令社命◆レジス＃１に格納畜れ、命令レジスタ
１中の会令；−ド２をアドレスとみなして蛮換用メモ啼
δの内容を読拳出す・この読み出した内容の一部社マイ
ク胃命令アドレス７であ）、！イタ買置◆眉メモリ番の
アドレスとして使用すゐとともに、マイタ普・プ胃ダテ
ム命′にラン＃６に格納する・ 上記蜜換用〆４９５か
ら読み出した内容の残）の部分韓、補動制御ニード６で
あり、被動制御しジス＃９に格納する拳 マイク璽命令
アドレスマをアドレスとして％！イタロ命命令メツ９番
ら読４出し先内容はマイク−命令用レジスタ６に格納す
ゐ・ 以上の一連の動作が終了した後、八−Ｙ中エア唸
前記捕助制御レジスタ９の内容によりその動作を制御さ
れる・ ！イク賞命令用しジス＃８紘１マイタｗ９プ讐
ダラＡ９カウン＃６の更新と会わせて逐次マイ＃田命令
用メそり番から読み出した内容を格納する・ ＝方、上述の如く、−動制御レジス＃９に贅納された補
助制御コード８は、！イタ買・プーダッム・カウンタ６
の更新とは無関係に、主記憶から新しい命令を命令レジ
スタ１に読み出す家で不変である。
以下、本発明のよ艶具体的な実施例として、浮動小数点
演算機構におけるマイク田命令と補助制御コードとの機
能を説明する・ 本浮動小数点演算機構は′、浮動小数点数、整数につい
て四則演算を行うものであり、それぞれのデータ形式祉
第５図に示す通りである・浮動小数点数の四則演算にお
いては、指数、１！数それぞれ単独の演算を行う・例え
ば乗算時、仮数については乗算を行い、指数については
加算を行う、一方、Ｍ数の演算においては、デー＃奄体
につ−て同一の演算を行えば良い。このように異なった
デー＃形式のデータを同一の演算器で処理するために、
例えば、単精度データの演算時に紘７ビツトの演算器と
２δビツト（符号１ビツトと仮数２４ピツ））の演算器
を持つことにょ勤、浮動小数点数の演算においてはそれ
ぞｔ量算−ににおいて社１上記２つの演算器を連結して
所要の長さを有する演算器を得るようにし１ここで演算
器の取扱うデータ長（単精度１倍精度）、データの種類
（浮動小数点数、整数の別）については、前記補助制御
フード８により指定し、演算器に対する演算指定は！イ
タｐ命令用しジス＃δの内客によ抄指定するものとした
。
演算機構におけるマイク田命令と補助制御コードとの機
能を説明する・ 本浮動小数点演算機構は′、浮動小数点数、整数につい
て四則演算を行うものであり、それぞれのデータ形式祉
第５図に示す通りである・浮動小数点数の四則演算にお
いては、指数、１！数それぞれ単独の演算を行う・例え
ば乗算時、仮数については乗算を行い、指数については
加算を行う、一方、Ｍ数の演算においては、デー＃奄体
につ−て同一の演算を行えば良い。このように異なった
デー＃形式のデータを同一の演算器で処理するために、
例えば、単精度データの演算時に紘７ビツトの演算器と
２δビツト（符号１ビツトと仮数２４ピツ））の演算器
を持つことにょ勤、浮動小数点数の演算においてはそれ
ぞｔ量算−ににおいて社１上記２つの演算器を連結して
所要の長さを有する演算器を得るようにし１ここで演算
器の取扱うデータ長（単精度１倍精度）、データの種類
（浮動小数点数、整数の別）については、前記補助制御
フード８により指定し、演算器に対する演算指定は！イ
タｐ命令用しジス＃δの内客によ抄指定するものとした
。
演算器は前記補助制御コード８の指定に基づき、その取
扱うデータのｔＩＩＩ造（指数＋仮数または整数）デー
タ長に合わせてその構成を変え１マイク田命″令によシ
指定された演算を行う。
扱うデータのｔＩＩＩ造（指数＋仮数または整数）デー
タ長に合わせてその構成を変え１マイク田命″令によシ
指定された演算を行う。
上述の如く構成することにより、異なったデー＃形式の
データを同一の演算器を用い、しかも、マイタ四命令に
よるデータ構１１．データ長の指定なしに所要の演算を
行うことが可能になる。
データを同一の演算器を用い、しかも、マイタ四命令に
よるデータ構１１．データ長の指定なしに所要の演算を
行うことが可能になる。
本実施例における輸動制御フードは上記データ構造、デ
ータ長の指定以外にも、下記の如く機能する仁とが可能
である・ １１）−返し＊数指定 乗除算は加減算の繰返しにより実現する。その際の繰返
し回数を補助制御フードに保有す、るヒとによりＹイク
レ命令社繰返し回数を意識しなくて良い。 すなわち、
マイク田命令により純返し回数を設走する必要がなくな
り、処理速度が短縮される０ また、前述の如く、単精
度１倍精度の区別を！イタロ命令が指定しな−ため、単
精度データ用の一連のマイクシ処理と、倍精度データ用
のそれとを同一のルーチンによｐ行うことができ、マイ
ク！命令のステップ数が減少する。
ータ長の指定以外にも、下記の如く機能する仁とが可能
である・ １１）−返し＊数指定 乗除算は加減算の繰返しにより実現する。その際の繰返
し回数を補助制御フードに保有す、るヒとによりＹイク
レ命令社繰返し回数を意識しなくて良い。 すなわち、
マイク田命令により純返し回数を設走する必要がなくな
り、処理速度が短縮される０ また、前述の如く、単精
度１倍精度の区別を！イタロ命令が指定しな−ため、単
精度データ用の一連のマイクシ処理と、倍精度データ用
のそれとを同一のルーチンによｐ行うことができ、マイ
ク！命令のステップ数が減少する。
■特殊命令７適常命令の区別
浮動小数点演算＠構のステータス（例えば「割込み中」
）によって受付は可の命令が限定される場合、補助制御
コードにマスクビットを持つことにより、命令対応の受
付は可／不可チェツタが一種類のチェック用マイク腎命
令ルーチンによ如行えるので、マイタル命令のステップ
数が減少する・本発明は上記実施例に駅定されるべきも
ので社なく、他の同様の処理において利用可能である仁
と社言う家でもない。
）によって受付は可の命令が限定される場合、補助制御
コードにマスクビットを持つことにより、命令対応の受
付は可／不可チェツタが一種類のチェック用マイク腎命
令ルーチンによ如行えるので、マイタル命令のステップ
数が減少する・本発明は上記実施例に駅定されるべきも
ので社なく、他の同様の処理において利用可能である仁
と社言う家でもない。
以上２ぺた如く、本発明によれば、！イク！・プ豐グチ
五方式の処理装置の＾−ドウエア制御方式にお−て、主
記憶から読み出した命令の特性によ〉、ハードウェアに
一定の制御を加えれは良い制御項時についてけ被動制御
コードによシこれを行うようにすることによシ、！イタ
田命令の長さとステップ数の減少を実現するという顕著
な効果を−するものである・ なお、一般には、前記変換用メモ９３よ）も！イタＷ命
令用メモリ番の方が、語長、ｌ敵と亀に多大であ艶、マ
イク四命令の長さを短縮し、そのステップ数を減少させ
るこ５とにより、！イター命会用メモリ番の大きさを大
幅に減少さ破ることが可能である。
五方式の処理装置の＾−ドウエア制御方式にお−て、主
記憶から読み出した命令の特性によ〉、ハードウェアに
一定の制御を加えれは良い制御項時についてけ被動制御
コードによシこれを行うようにすることによシ、！イタ
田命令の長さとステップ数の減少を実現するという顕著
な効果を−するものである・ なお、一般には、前記変換用メモ９３よ）も！イタＷ命
令用メモリ番の方が、語長、ｌ敵と亀に多大であ艶、マ
イク四命令の長さを短縮し、そのステップ数を減少させ
るこ５とにより、！イター命会用メモリ番の大きさを大
幅に減少さ破ることが可能である。
４Ｗ１１葡の簡単＆智明
第１図は従来の八−Ｆウェア制御方式を示すプリッタ図
、第２図は本発明の一実施例を示すプ四ツク図、第５ｍ
は本発明の具体例である浮動小数点演算機構におけゐデ
ー＃形式を示す図である。
、第２図は本発明の一実施例を示すプ四ツク図、第５ｍ
は本発明の具体例である浮動小数点演算機構におけゐデ
ー＃形式を示す図である。
、ｌ！命＋レジスタ、２ｇ命令コード、３Ｉ蛮換用メモ
リ、４：マイク田命令用メモリ、６オマイクー命令用レ
ジスタ、６！！イク１２φプ田グラム・カウンタ１７！
！イク胃命令アドレス、８富補助制御フード、９！補助
制御レジスタ０特許出願人 株式金社 日立製作所 ｔｐｌ、’−ノ 第 １ ［ズＩ
リ、４：マイク田命令用メモリ、６オマイクー命令用レ
ジスタ、６！！イク１２φプ田グラム・カウンタ１７！
！イク胃命令アドレス、８富補助制御フード、９！補助
制御レジスタ０特許出願人 株式金社 日立製作所 ｔｐｌ、’−ノ 第 １ ［ズＩ
Claims (1)
- 主記憶から読み出した命令フードをアドレスとして読み
出すことにより該命令コードを第２のメモリ・アドレス
に変換する変換用メモリを有し、該変換用メモリから読
み出した＠２のメモリの当該アドレスから、順次命令な
取り出して実行することにより、前記主記憶から読み出
した命令の機能を実現するマイクロ・ブリダラム方式の
処理装置のハードウェア制御方式において、前記変換用
メモリは前記第２のメそりのアドレス以外に、ハードウ
ェアを直接制御し得るコードと、前記主記憶から読み出
した命令を奥行し終るまで前記コードを保持する手段と
を有し、ハードウェアを前記第２のメモリから取り出し
た！イタレ命令による制御と前記コードによる制御とに
よシ制御可能とした仁とを特徴とする処理装置のハード
ウェア制御本式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13406481A JPS5837744A (ja) | 1981-08-28 | 1981-08-28 | 処理装置のハ−ドウエア制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13406481A JPS5837744A (ja) | 1981-08-28 | 1981-08-28 | 処理装置のハ−ドウエア制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5837744A true JPS5837744A (ja) | 1983-03-05 |
Family
ID=15119518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13406481A Pending JPS5837744A (ja) | 1981-08-28 | 1981-08-28 | 処理装置のハ−ドウエア制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5837744A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5079231A (ja) * | 1973-10-10 | 1975-06-27 | ||
| JPS533042A (en) * | 1976-06-30 | 1978-01-12 | Toshiba Corp | Electronic computer |
| JPS5457847A (en) * | 1977-10-17 | 1979-05-10 | Hitachi Ltd | Microprogram control circuit |
-
1981
- 1981-08-28 JP JP13406481A patent/JPS5837744A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5079231A (ja) * | 1973-10-10 | 1975-06-27 | ||
| JPS533042A (en) * | 1976-06-30 | 1978-01-12 | Toshiba Corp | Electronic computer |
| JPS5457847A (en) * | 1977-10-17 | 1979-05-10 | Hitachi Ltd | Microprogram control circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6480868B2 (en) | Conversion from packed floating point data to packed 8-bit integer data in different architectural registers | |
| US6502115B2 (en) | Conversion between packed floating point data and packed 32-bit integer data in different architectural registers | |
| JPH09512651A (ja) | 複数命令セットのマッピング | |
| JPH09512652A (ja) | 多重命令セットによるデータ処理 | |
| JPS5852265B2 (ja) | デ−タ処理装置 | |
| GB2343765A (en) | Conversion between integer and packed floating-point number formats | |
| JPH0145649B2 (ja) | ||
| JPH0546383A (ja) | データ処理装置 | |
| JPH1049369A (ja) | データ処理装置 | |
| US4893267A (en) | Method and apparatus for a data processor to support multi-mode, multi-precision integer arithmetic | |
| JPS6124729B2 (ja) | ||
| US4608633A (en) | Method for decreasing execution time of numeric instructions | |
| JPH034936B2 (ja) | ||
| JPS5837744A (ja) | 処理装置のハ−ドウエア制御方式 | |
| JPS5856040A (ja) | デ−タ処理装置 | |
| JPS5697173A (en) | Operation processing system by mask | |
| JPH0895850A (ja) | マイクロプロセッサ | |
| JPS6133538A (ja) | 演算装置 | |
| JPS6244657B2 (ja) | ||
| JP3137636B2 (ja) | データ処理装置 | |
| RU2581548C1 (ru) | Стековая эвм с префиксными командами | |
| JPH0991118A (ja) | 浮動小数点演算装置 | |
| JPH02297627A (ja) | イミーディエト・データの転送，演算命令実行方式 | |
| JPH045727A (ja) | 変換装置 | |
| JPS62293432A (ja) | 情報処理装置 |