JPS5835936A - ボンデイングチツプの処理方法 - Google Patents

ボンデイングチツプの処理方法

Info

Publication number
JPS5835936A
JPS5835936A JP13518481A JP13518481A JPS5835936A JP S5835936 A JPS5835936 A JP S5835936A JP 13518481 A JP13518481 A JP 13518481A JP 13518481 A JP13518481 A JP 13518481A JP S5835936 A JPS5835936 A JP S5835936A
Authority
JP
Japan
Prior art keywords
chip
bonding
temperature
residue
ceramic coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP13518481A
Other languages
English (en)
Other versions
JPS6252664B2 (ja
Inventor
Mineo Yamagishi
山岸 峰雄
Masaji Saiki
才木 正司
Nobuo Sasagawa
笹川 信雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP13518481A priority Critical patent/JPS5835936A/ja
Publication of JPS5835936A publication Critical patent/JPS5835936A/ja
Publication of JPS6252664B2 publication Critical patent/JPS6252664B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はプリント基板の導体パターン等と、当該プリン
ト基板に搭載する電子部品の端子及び配線材等とを電気
的に接続するボンディング載置のボンディングチップ(
以下チップと云う)の処理方法に関するものである◎ プリント基板の表面層の導体パターンと、当該プリント
基板に搭載する電子部品の端子及び配線材等を接続する
には、プリント基板の表向層の導体パターンと、当該プ
リント基板に搭載する電子部品の端子及び配線材の導体
の表面に30〔μm〕11&の厚さの半田メッキを施し
、接続すべきプリント基板の導体パターン上に当該プリ
ント基板にIIF載する電子部品の接続すべき端子及び
配諺材の導体を載置し、尚腋部分に半田フラックスを塗
布したる後、ボンディング装置のチップ5を接触はせ、
当該部分を加圧、加熱し、導体パターンと接続すべき電
子部品の端子及び配線材のハンダ層を溶融せしめ、チッ
プを加圧したttチップを冷却して接続をなす。
チップは菖1図に示す如き形状をなす。(同図(a)は
正Wll、 (b)は側面図を示す。)すなわち、チッ
プ本体11はモリブデン(Mo)又はチタン(Ti)勢
の高耐熱金属が用いられ、図示する如く略U字形に成形
されU字形の上端部p、 p、においてボンディング装
置の可動腕(図示せず)に接続される。
チップ本体の先14$IIAは、チップの耐摩耗性を高
め且つチップの温度分布を均一ならしめる九めに1通常
30〔μmalQ度の厚ざにセラミック被覆12が被覆
されている〇 かかる構成を有するチップは、ボンディング装置の可動
腕に取付けられ、かかる可動腕の動作によってボンディ
ングすべき部分に接触され、加圧すると共に可動腕を通
じ時間軸で制御され要電流が供給されチップの先端部1
1Aの温度が約350〔℃〕に加熱される〇 本チップを用いて、プリント基板の導体に載置畜れた電
子部品の接続すべき端子及び配線材部に接触させ加圧し
、加熱して当該部分を接続する時、尚皺部分に塗布され
たハンダスラックスがチップの加熱によりて焼成し、そ
の−mはチップの先端部の前記セラミック被覆12の表
面に付着し、更に当該チップの高温度によってセラミッ
ク被覆12に焼付く〇 第211は従来のボンディングに於てチップ11のボン
ディング動作に伴なうチップ先IIIAIIAの温度上
昇を示すグラフで、Y軸が温[Tuで、X軸が時間軸t
を示す。
可動アームによってボンディング位置に約2に4で圧接
されたテップ11に可動アームよりチップ人のU字端P
、とP、との間に2〜3〔ηの電圧が印加され200〜
300 (A)の電流が曽電され時間T。
(約4秒間)通電することにより、セラミック被覆12
の素面の温度を約a 50 (c)に保ち、しかる俵印
加する電圧を零にしてセラミック被覆の温度を冷却させ
るため時間T2(約5秒間)加圧しfI−まま保持する
この加熱及び冷却の約9秒の間、セラミック被覆12は
半田フラックスの焼成体Kjllきれ、セラミック被覆
120表面に半田スラックスが付着し、該セラミック被
覆12の約350 (C)という高温によプ該セラミッ
ク被覆120表面に焼付き、燐源層13を形成する。
そして、ボンディング処理を継続することにより、チッ
プのセラミック被[12の11面に付着し廐 て、焼付く半田フラッフの卑渣13はボンディング回数
に伴って増加し、チップの熱伝導機能を低下せしめる。
このため、チップの加熱機能が低下しないボンディング
回数内で、チップの表面に付着し焼付いた半田フラック
スの燐源13を手作業で当該部分を研摩して除去する必
要があったOこの除去作業は手作業で行なうため多くの
工数を要するうえに、チップを保譲するセラミック被覆
に損傷を与えるとともにチップの熱平衡機能を低下てせ
てしまい、当該チップの寿命を低下させる一因となって
いた0 不発#4は係る事態に鑑みボンディングの継続する回数
に伴ってチップのセラミック展に付着して焼付く半田フ
ラックスの燐源を手作業等で除去すb−ことなく自動的
に確実に除去し得る方法を提供するものである0 即チ不発8Aは継続するポンディ/りにエラてチップの
セラミック被覆に付着し焼付く)−ンダフラックスの燐
源がチップの加熱機能を低下せしめることのない定めら
れた回数を検出してチップがボンディング位置より引上
げられた位置に於いてチップに過電流を供給してチップ
のセラミック被覆の温度を約600〔℃〕程度に上昇せ
しめてテップに付着して焼付い良ノ・ンダフ2ツクスO
焼渣を燃焼あるいに昇化せし゛めて除去するものである
本発明によればチップのセラミック被覆に付着して焼付
いたノ・ンダフ2ツクの燐源を除去するのにボンディン
グ回数が計数されておりチップのセラミック被覆に付着
するノ\ンダフラツクスの燐源がチップの加熱機能を失
なうごとき量に達する可能性はなく、又チップのセラミ
ック被覆よりノ・ンダフツックスの燐源を除去するのに
手作業でヤスリ等を用い物理的に研摩することがないた
め、除去1徹・を要せずボンディング機の稼動率を確保
し、又チップのセラミック被覆を損傷することなくボン
ディンダ接続機能を維持し、チップの寿命を長期間期待
出来るものであるO 次に本発明を実施例によって詳細に説明するO前述の如
く半田7ラツクスの燐源は、チップのボンディング回数
にはぽ比例して増加するO本発明においては当該半田ス
ラックスの燐源の厚さがチップのボンディングのための
加熱機能を阻害するより少ないボンディング回数に於い
て、当該チップのセラミック被覆に付着した前記半田7
ラツクスの篩渣を除去する。
この連続して使用出来るボンディング回数は約30同種
度である。
第3図は本発明によるボンディング回数とチップへの印
加電圧の制御を示すブロックダイヤグラムである。
ボンディング装置の可動腕の動作回数を検出して積算し
チップ11のボンディング回数によシセラミック被覆1
2に焼付く篩渣13がチップ11のボンディングに於け
る加熱機能を阻害しない予じめ定められた回数を検出す
る動作回数検出部14の出力は、印加電圧制御部15に
接続される。
チップ11のボンディング回数は予じめ定められた回数
に達するまでの間は、前述の如くチップ11に約2〜3
〔ηの電圧が印加され約200〜300 (A)の電流
が饋電され、テップ11のセ2ンック被覆12の温j[
ニ約350 (t:) K保持畜れる。
そして、チップ11のボンディング回数が予じめ定めら
れた回数に達した時、動作アームによってテップ11が
ボンディング位置よシ引上げられた位置で、動作回数検
出部14によってトリガーされた電圧制御部15によシ
テップ11に約6〜9〔ηの電圧が約5秒間印加され約
600〜900 CA)の電流が饋電される。
この電力によってチップ11のセラミック被覆120表
面のm度は約600 〔C)に達し、該セラミック被5
12に付着し、焼付いたハンダフラックスの篩渣13は
燃焼あるいは昇化し、完全に除去される。
予じめ定められた咳ボンディング回数に続いてチップ1
1の印加電圧を上昇せしめ、セラミック被111120
m度を約600 C℃)になす一連の動作を繰郵返して
ボンディング作業を継続する。
従って不発8Aによれば、斯の如き操作によシチップの
セラミック被覆への半田フラックスの篩渣の付着量はチ
ップのポンディング加熱機能全阻害する以前のa数に於
いて確実に半田フラックスの篩渣が除去され、手作業に
よる物理的剥離による不完全な除去と多くの工数とを要
しないため、半田フラックスの篩渣を除去するまでの回
数を従来よりも少なくすることが可能となりセラミック
被覆への半田7ラツクスの篩渣の付着を最少型になし得
る。従って、プリント基板のlIm層の導体パターン等
と電子部品の端子及び配線材等の接続が確実に且り安定
に行ない得て、接続の高い信頼性を確保し得るもので1
1又、/Nンダ7ラツクスの篩渣の除去を手作業により
ヤスリ等でセラーミック腰爾を研摩することがない九め
、セラミックlI[を部分的に損傷し、チップの使用寿
命管短縮することもなく又、これらの操作が予じめ設定
された制御により行なわれるので人為的誤謬の発生も防
止し、又ボンディング機の稼動率を高く維持出来るもの
である。
【図面の簡単な説明】
第1図はボンディングに用いられる加圧、加熱チップを
示す正面図(a)及び側面図(b)、第2図は前記チッ
プの発熱状態を示すグラフ、第3図は本発明Kかかるチ
ップの熱魁理を実施するための装置の構成を示すブロッ
クダイヤグラムである、図において 11・・・・・・
ボンチイングチラグ12・・・・・・セラミック被覆 13・・・・・・7ラツクスの燐源 14・・・・・・動作回数検出部 15・・・・・・印加電圧制御部。

Claims (1)

    【特許請求の範囲】
  1. 回路基板上に′#L子部品あるいは配線材を、通電によ
    る発熱及び加圧により接続するボンディングテップに対
    して、前記加熱加圧ボンティング処理を所定回数行なり
    た後に、轟該加熱加圧ポンディ/グ処理時よりも大きな
    電力を印加して、前記ボンディングチップを前記加熱加
    圧ボンディング処理時に当該ボンディングチップの懺面
    に付着した物質の熱焼あるいは昇化温度以上に加熱する
    ことを特徴とするボンディングチップの処理方法。
JP13518481A 1981-08-28 1981-08-28 ボンデイングチツプの処理方法 Granted JPS5835936A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13518481A JPS5835936A (ja) 1981-08-28 1981-08-28 ボンデイングチツプの処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13518481A JPS5835936A (ja) 1981-08-28 1981-08-28 ボンデイングチツプの処理方法

Publications (2)

Publication Number Publication Date
JPS5835936A true JPS5835936A (ja) 1983-03-02
JPS6252664B2 JPS6252664B2 (ja) 1987-11-06

Family

ID=15145794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13518481A Granted JPS5835936A (ja) 1981-08-28 1981-08-28 ボンデイングチツプの処理方法

Country Status (1)

Country Link
JP (1) JPS5835936A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60140894A (ja) * 1983-12-28 1985-07-25 富士通株式会社 細線の接続方法
JPS60254585A (ja) * 1984-05-31 1985-12-16 富士通株式会社 通電加熱電極の構造
JP2016215220A (ja) * 2015-05-19 2016-12-22 株式会社アンド 半田処理装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11130994B2 (en) 2019-12-13 2021-09-28 Autonomous Medical Devices Inc. Automated, cloud-based, point-of-care (POC) pathogen and antibody array detection system and method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55119183A (en) * 1979-03-08 1980-09-12 Nippon Steel Corp Cleaning of steel plate surface by laser irradiation

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55119183A (en) * 1979-03-08 1980-09-12 Nippon Steel Corp Cleaning of steel plate surface by laser irradiation

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60140894A (ja) * 1983-12-28 1985-07-25 富士通株式会社 細線の接続方法
JPH0380356B2 (ja) * 1983-12-28 1991-12-24 Fujitsu Ltd
JPS60254585A (ja) * 1984-05-31 1985-12-16 富士通株式会社 通電加熱電極の構造
JPH0369149B2 (ja) * 1984-05-31 1991-10-31 Fujitsu Ltd
JP2016215220A (ja) * 2015-05-19 2016-12-22 株式会社アンド 半田処理装置

Also Published As

Publication number Publication date
JPS6252664B2 (ja) 1987-11-06

Similar Documents

Publication Publication Date Title
JP3279940B2 (ja) 電子回路装置の製造方法、半田残渣均一化治具、金属ロウペースト転写用治具及び電子回路装置の製造装置
US6548790B1 (en) Apparatus for manufacturing solid solder deposit PCBs
JPS5835936A (ja) ボンデイングチツプの処理方法
KR102548627B1 (ko) 절연 피복선의 접합 방법, 접속 구조, 절연 피복선의 박리 방법 및 본딩 장치
JP3591344B2 (ja) バンプ付電子部品の実装方法
JPH0145957B2 (ja)
JP2004006818A (ja) リフロー法とソルダペースト
JP2677642B2 (ja) 加熱ヘッドおよび電子部品の実装方法
JPS63117450A (ja) 半導体装置の製造方法
JPH05304358A (ja) ボンディングヘッド
JPH0371982A (ja) 抵抗溶接方法
JPH046208Y2 (ja)
JP3269399B2 (ja) バンプ付きワークの実装方法
TW200839908A (en) Method for manufacturing semiconductor device
JPH0158866B2 (ja)
JP2006222170A (ja) はんだ付け方法
JPH0645377A (ja) 半導体製造装置及び半導体パッケージ並びにチップ実装方法
JP2862485B2 (ja) プリント配線板に電子部品をはんだ付けする方法と装置、およびその方法を用いた組立体の製造方法
JPH0555744A (ja) 基板実装部品の着脱装置
JPH06204229A (ja) バンプ形成法および半導体装置
JPH0272699A (ja) 混成集積回路におけるリード電極とリード線の半田付け方法
JP2001244040A (ja) ガラスエポキシ基板や電気回路等に装備されたランド若しくはパッドとマグネットワイヤ等の樹脂被覆線の接続工法
JP2011028923A (ja) 被覆線接合装置および被覆線接合方法
JPS61123160A (ja) 半導体装置パツケ−ジのピン溶接法
Markstein Desoldering Components