JPS5835417B2 - パルス雑音除去回路 - Google Patents

Description

【発明の詳細な説明】 本発明は、ＦＭステレオ受信機において、ＦＭスステレ
オ信号中混入するパルス雑音を除去する回路に係り、特
に前記パルス雑音を除去する回路により、ステレオパイ
ロット信号が悪影響を受けない様に工夫されたパルス雑
音除去回路を提供せんとするものである。

以下本発明の実施例に基き、図面を参照しながら説明す
る。

第１図は本発明の一実施例を示す回路ブロック図で、１
はＦＭ検波回路、２は遅延回路、３はバイパスフィルタ
４、パルス雑音検出回路５及び単安定マルチバイブレー
ク６から成るゲート信号発生回路、７は前記ゲート信号
発生回路６からの出力信号によって駆動される第１ゲー
ト回路、旦は前記第１ゲート回路７が遮断されるとき、
直前の信号レベルを保持する為のコンデンサ９から成る
第１保持手段、１０は前記遅延回路２の出力信号中のス
テレオパイロット信号を抽出するパイロット信号抽出回
路、１１は該パイロット信号抽出回路１０に接続された
１９ＫＨｚ信号発生回路、１２は前記第１ゲート回路７
が導通状態を呈するとき遮断状態となり、遮断状態を呈
するとき導通状態となる様、前記第１ゲート回路７に対
し、逆方向に連動する第２ゲート回路、１３は前記１９
ＫＨｚ信号発生回路１１の出力信号を位相反転する位相
反転回路、１４は前記第１ゲート回路７と同方向に連動
する第３ゲート回路、１５はコンデンサ１６から戊る第
２保持手段、１７は前記第１ゲート回路７と逆方向に連
動する第４ゲート回路、１８は信号合成回路、及び１９
はステレオマルチプレックス回路である。

しかして、第１ゲート回路７及び第１保持手段旦は第１
伝送路を形威し、第２ゲート回路１２は第２伝送路を形
威し、第３ゲート回路１４、第２保持手段１５及び第４
ゲート回路１７は第３伝送路を形成している。

次に動作を説明する。

入力端子２０に印加されるＦＭステレオ信号は、ＦＭ検
波回路１で検波される。

いま、前記ＦＭステレオ信号中にパルス雑音が混入して
いないとすれば、ゲート信号発生回路旦からゲート信号
が発生せず、その為、第１ゲート回路７はオン、第２ゲ
ート回路１２はオフ、第３ゲート回路１４はオン、第４
ゲート回路１７はオフ状態となる。

従って、ＦＭ検波回路１の出力信号（ステレオパイロッ
ト信号と低周波信号）は遅延回路２及び第１ゲート回路
７を介して信号合成回路１８に印加される。

一方、前記遅延回路２の出力側にはパイロット信号油出
回路１０が接続されており、前記パイロット信号抽出回
路１０は、前記遅延回路２の出力信号中に含まれる１９
ＫＨｚステレオパイロツト信号を抽出する為に配置され
ている。

１９ＫＨｚ発生回路１１は前記パイロット信号抽出回路
１０に接続されて、前記抽出回路１０の出力信号と同期
した１９ＫＨｚ信号を発生するもので、例えば１９ＫＨ
ｚの発振出力を得ることの出来るＰＬＬ（フェーズロッ
クドループ）回路により構成されている。

そして、第２ゲート回路１２１ｉオフ、第４ゲート回路
１７もオフであるから、第２及び第３伝送路を介しての
、信号合成回路１８への入力信号はない。

従って、パルス雑音が存在しないときは、信号合成回路
１８を介して第１伝送路からの信号のみがステレオマル
チプレックス回路１９に印加されることになり、左右出
力端子２１及び２２に左右ステレオ信号が得られる。

そのとき、第１保持手段旦のコンデンサ９には、晴晴刻
々変化する低周波信号及びステレオパイロット信号が前
記変化に応じて蓄積される。

又、第２保持手段１５のコンデンサ１６にも同様に時々
刻刻変化する１９ＫＨｚ信号が前記変化に応じて蓄積さ
れる。

次にパルス雑音が存在する場合について説明する。

いま時刻ｔ１でパルス雑音が発生したとすれば、前記パ
ルス雑音はゲート信号検出回路ｌのバイパスフィルタ４
を通してパルス雑音検出回路５で検出され、単安定マル
チバイブレーク６に印加される。

そして、前記単安定マルチバイブレーク６の出力端に第
２図チに示す如き、矩形波状態のゲート信号が得られる
。

一方、前記ＦＭ検波回路１の出力信号は、遅延回路２で
所定時間遅延されて第１ゲート回路７に印加される。

前記遅延時間ハ、ハルス雑音カバイパスフィルタ４及び
パルス雑音検出回路５で遅延される時間と一致する様に
設定されている。

従って、遅延回路２の出力信号は第２図イの如くなる。

第１ゲート回路７は、ゲート信号の立上り時刻ｔ２でオ
ンとなり、立下り時刻ｔ３でオフとなる。

その為、信号合成回路１８の第１人力点Ａに得られる第
１人力信号は、第２図口の如くなる。

又、第２ゲート回路１２はｔ２でオフとなり、ｔ３でオ
ンとなる。

その為、信号合成回路１８の第２人力点Ｂに得られる第
２人力信号は、第２図ハの如くなる。

更に、第３ゲート回路１４はｔ２でオンとなり、ｔ３で
オフとなり、第４ゲート回路１７はｔ２でオフとなり、
ｔ３でオンとなるから、点Ｃに得られる信号は第２図二
の如くなり、信号合成回路１８の第３人力点りに得られ
る信号は、第２図ホの如くなる。

信号合成回路１８は、前記入力点Ａ、Ｂ及びＣに印加さ
れる入力信号を合成する為に配置されている。

従って、前記信号合成回路１８の出力端には、第２図ト
に示される如く、パルス雑音が除去され、ステレオパイ
ロット信号は何ら悪影響を受けない出力信号が得られ、
該出力信号はステレオマルチプレックス回路１９で左右
ステレオ信号に分離される。

ちなみに、第２図へは入力点Ａに印加される信号と、入
力点りに印加される信号との合成信号である。

尚、第２図イ乃至チの信号波形において、低周波信号は
省略されている。

以上述べた如く、本発明に係るパルス雑音除去回路は、
パルス雑音を有効に除去することが出来るという利点を
有する。

又、パルス雑音除去回路により悪影響を受けたステレオ
パイロット信号は、正しい形に整形された後ステレオマ
ルチプレックス回路に印加されるので、前記ステレオパ
イロット信号による新たな雑音や歪の発生を防止し得る
という利点を有する。

尚、第１図の実施例において、第１保持手段８のコンデ
ンサ９に直列に抵抗を接続することにより、ステレオパ
イロット信号に対する第１保持手段８の悪影響が軽減さ
れる。

その場合、第２保持手段１５のコンデンサ１６にも直列
に抵抗を挿入してレベル合せをする必要がある。

又、ステレオパイロット信号抽出回路１０及び１９ＫＨ
ｚ信号発生回路１１に代えて、ステレオマルチプレック
ス回路用の３８ＫＨｚスイッチング信号を発生するＰＬ
Ｌ形式のスイッチング信号発生回路を共用してもよい。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路ブロック図、及び
第２図イ乃至チはその各部の波形を示す特性図である。 主な図番の説明、３・・・・・・ゲート信号発生回路、
７．１２，１４，１７・・・・・・ゲ゛−ト回路、８，
１５・・・・・・保持手段、１８・・・・・・信号合成
回路。

Claims (1)

【特許請求の範囲】
1. Ｉ ＦＭ検波回路の出力信号中に含まれるパルス雑音
   を、前記パルス雑音の発生を検出し、ゲート信号を発生
   するゲート信号発生回路と、該ゲート信号発生回路から
   のゲート信号により制御される第１ゲート回路と、該第
   １ゲート回路の出力端に設けられた第１保持手段とより
   成る第１伝送路により除去する様に或したパルス雑音除
   去回路において、前記第１ゲート回路と逆方向に連動す
   る第２ゲート回路を有する第２伝送路と、第２保持手段
   、前記第１ゲート回路と同方向に連動する第３ゲート回
   路及び逆方向に連動する第４ゲート回路を有する第３伝
   送路と、前記第１、第２及び第３伝送路に接続された信
   号合成回路と、前記第２伝送路に、前記ＦＭ検波回路の
   出力信号中に含まれるステレオパイロット信号と同位相
   の信号を印加する手段と、前記第３伝送路に、前記ＦＭ
   検波回路の出力信号中に含まれるステレオパイロット信
   号と逆位相の信号を印加する手段とを有し、前記信号合
   成回路で前記第１乃至第３信号路の出力信号を台底する
   ことにより、その出力端にパルス雑音が除去され、かつ
   ステレオパイロット信号に悪影響のない出力信号を発生
   する様に戊したことを特徴とするパルス雑音除去回路。