JPS5834946A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS5834946A JPS5834946A JP56135277A JP13527781A JPS5834946A JP S5834946 A JPS5834946 A JP S5834946A JP 56135277 A JP56135277 A JP 56135277A JP 13527781 A JP13527781 A JP 13527781A JP S5834946 A JPS5834946 A JP S5834946A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- integrated circuit
- semiconductor integrated
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 230000005669 field effect Effects 0.000 claims description 4
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 8
- 238000000034 method Methods 0.000 abstract description 5
- 230000001133 acceleration Effects 0.000 abstract 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 22
- 238000009792 diffusion process Methods 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000009408 flooring Methods 0.000 description 1
- 229920002635 polyurethane Polymers 0.000 description 1
- 239000004814 polyurethane Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/68—Floating-gate IGFETs
- H10D30/681—Floating-gate IGFETs having only two programming levels
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体集積回路装置に係シ、％にフローティン
グゲートを有する絶縁ゲート型電界効果半導体装置を含
んで構成される半導体集積回路装置の絵線構造に関する
。
グゲートを有する絶縁ゲート型電界効果半導体装置を含
んで構成される半導体集積回路装置の絵線構造に関する
。
一般に１フロ一テイングゲート屋電界効果半導体装置、
例えばフローティングゲート型不揮発記憶装置（以下、
７０一テイングゲート型ＭＯ８ＰＲＯＭと称す）におい
て、多結晶シリコン層を用いて配線を行う場合、多結晶
シリコンｌの比抵抗がアルミニウム層に比べて大きいた
め、配線距離の長い場合や高速でスイッチングする回路
においては抵抗分くよる信号の遅延時間が問題となつて
くる。仁のため、従来は第１図で示すような構造を用い
て配線抵抗を減少させる方法があった。
例えばフローティングゲート型不揮発記憶装置（以下、
７０一テイングゲート型ＭＯ８ＰＲＯＭと称す）におい
て、多結晶シリコン層を用いて配線を行う場合、多結晶
シリコンｌの比抵抗がアルミニウム層に比べて大きいた
め、配線距離の長い場合や高速でスイッチングする回路
においては抵抗分くよる信号の遅延時間が問題となつて
くる。仁のため、従来は第１図で示すような構造を用い
て配線抵抗を減少させる方法があった。
第１図において、１は半導体基板、２は拡散層、３は多
結晶シリコン層であ！Ｄ、４．５はフィールド酸化膜、
６は酸化膜カバーである。多結晶シリコン層３と拡散層
２との間にあった酸化膜は、工、チ／グ工程により除去
しており、多結晶シリコン層３と拡散層２とは電気的に
接続しているため、ｊ１１１図に示すような構造を用い
て素子間の配線を行なえば多結晶シリコン層３のみで配
置した場合にくらべ配線抵抗を半減させることができる
。しかしながらこの従来の構造では拡散層と基板との容
量が大きいため、配線容量も増加してしまうという欠点
があった。
結晶シリコン層であ！Ｄ、４．５はフィールド酸化膜、
６は酸化膜カバーである。多結晶シリコン層３と拡散層
２との間にあった酸化膜は、工、チ／グ工程により除去
しており、多結晶シリコン層３と拡散層２とは電気的に
接続しているため、ｊ１１１図に示すような構造を用い
て素子間の配線を行なえば多結晶シリコン層３のみで配
置した場合にくらべ配線抵抗を半減させることができる
。しかしながらこの従来の構造では拡散層と基板との容
量が大きいため、配線容量も増加してしまうという欠点
があった。
本発明の目的は、この上記のような欠点のない、多結晶
シリコンを用いた配線において低抵抗でかつ低容量な配
線構造を提供することである。
シリコンを用いた配線において低抵抗でかつ低容量な配
線構造を提供することである。
本発明の特徴は、７０−ティングゲートを有する絶縁ゲ
ート瓢電界効果半導体装置を含んで構成される半導体集
積回路装置において、基板上に形成された絶縁層上に前
記フローティングゲート部を含む金属または多結晶シリ
コンの第１の配線層が形成さｎ１前記７０一テイングゲ
ート部以外の該第１の配線層が、該第１の配線層よシ上
層に形成される第２の配線層とオーミック接触している
ことを特徴とする半導体集積回路装置にある。そして、
第１の配線層のフローティングゲート部以外の部分が第
２の配線層の直下の領域以外には形成されていないこと
が好ましい。
ート瓢電界効果半導体装置を含んで構成される半導体集
積回路装置において、基板上に形成された絶縁層上に前
記フローティングゲート部を含む金属または多結晶シリ
コンの第１の配線層が形成さｎ１前記７０一テイングゲ
ート部以外の該第１の配線層が、該第１の配線層よシ上
層に形成される第２の配線層とオーミック接触している
ことを特徴とする半導体集積回路装置にある。そして、
第１の配線層のフローティングゲート部以外の部分が第
２の配線層の直下の領域以外には形成されていないこと
が好ましい。
例えば、７０一テイングゲート型ＭＯ８ＰＲＯＭにおい
て、７０−ティングゲートを構成する多結晶シリコン層
とコントロールゲートを構成する多結晶シリコン層とを
基板に対し上下に重なるように配置して電気的に接続し
、半導体素子間の配線を行うことを特徴とする半導体集
積回路装置である。
て、７０−ティングゲートを構成する多結晶シリコン層
とコントロールゲートを構成する多結晶シリコン層とを
基板に対し上下に重なるように配置して電気的に接続し
、半導体素子間の配線を行うことを特徴とする半導体集
積回路装置である。
本発明によれば、フローティングゲート型ＭＯ８ＰＲＯ
Ｍにおいてフローティングゲート用多結晶シリコン層と
、コントロールゲート用多結晶シリコン層を用いて、同
一配線面積で配線抵抗を配線容量を増加させずに半減す
ることができる。
Ｍにおいてフローティングゲート用多結晶シリコン層と
、コントロールゲート用多結晶シリコン層を用いて、同
一配線面積で配線抵抗を配線容量を増加させずに半減す
ることができる。
次に、第２図によシ本発明の一実施例を説明する。第２
図において、１４はフローティングゲートを含む配線層
に用いる多結晶シリコン層であシ、１５はコントロール
ゲートを含む配線層に使用する多結晶シリコンであり、
これら２つの層のゲート部以外の領域をコンタクトエツ
チングの手法を 。
図において、１４はフローティングゲートを含む配線層
に用いる多結晶シリコン層であシ、１５はコントロール
ゲートを含む配線層に使用する多結晶シリコンであり、
これら２つの層のゲート部以外の領域をコンタクトエツ
チングの手法を 。
用いて電気的に接続しているため、配線抵抗はフローテ
ィングゲート層に用いる多結晶シリコンのみの配線に比
べ約１／２とすることができる。１３はフィールド酸化
膜、１６は酸化膜カバーであシ、多結晶シリコン層１４
．１５と基板１１間の容量はフィールド酸化膜１３があ
るため、コントロールゲート層１５のみの場合と比べ容
量は変化しない。
ィングゲート層に用いる多結晶シリコンのみの配線に比
べ約１／２とすることができる。１３はフィールド酸化
膜、１６は酸化膜カバーであシ、多結晶シリコン層１４
．１５と基板１１間の容量はフィールド酸化膜１３があ
るため、コントロールゲート層１５のみの場合と比べ容
量は変化しない。
なお、第２図における多結晶シリコン層１４と１５の電
気的接続は、配線領域全面に対して行ってもよく、配線
領域の両端、もしくは配線領域内の任意の点で行なって
もよい。
気的接続は、配線領域全面に対して行ってもよく、配線
領域の両端、もしくは配線領域内の任意の点で行なって
もよい。
以上のように１本発明によれば多結晶シリコン層におけ
る配線抵抗を配線容量を増加せずに半減できるため高速
なスイッチング回路に好適な多結晶シリコン配線を従来
と同一占有面積で実現できるという大きな効果が得られ
る。
る配線抵抗を配線容量を増加せずに半減できるため高速
なスイッチング回路に好適な多結晶シリコン配線を従来
と同一占有面積で実現できるという大きな効果が得られ
る。
第１図は配線抵抗を小さくする従来例を示す半導体集積
回路装置の配線部分の断面図、第２図は本発明の一実施
例を示す半導体集積回路装置の配線部分の断面図、であ
る。 々お図において、１．１１・・・・・・半導体基板、２
・・・・・・拡散層、３・・・・・・多結晶シリコン層
％４１５ｔ１３°°°°パフイールド酸化膜、６．１６
・・・・・・酸化膜カバー、１４・・・・・・フローテ
ィングゲート用多結晶シリコンと同一層の配線層、１５
・・・・・・コントロールゲート用多結晶シリコンと同
一層の配線層、である。
回路装置の配線部分の断面図、第２図は本発明の一実施
例を示す半導体集積回路装置の配線部分の断面図、であ
る。 々お図において、１．１１・・・・・・半導体基板、２
・・・・・・拡散層、３・・・・・・多結晶シリコン層
％４１５ｔ１３°°°°パフイールド酸化膜、６．１６
・・・・・・酸化膜カバー、１４・・・・・・フローテ
ィングゲート用多結晶シリコンと同一層の配線層、１５
・・・・・・コントロールゲート用多結晶シリコンと同
一層の配線層、である。
Claims (2)
- （１）７０−ティングゲートを有する絶縁ゲート型電界
効果牛導体装置を含んで構成される半導体集積回路装置
において、基板上に形成された絶縁属上に前記７０−テ
ィングゲート部を含む金属または多結晶シリコンの第４
の配線層が形成され、前記フルーティングゲート部以外
の該第１の配線層が、該第１の配線層よシ上層に形成さ
れる第２の配線層とオーイック接触していることを特徴
とする半導体集積回路装置。 - （２） 第１の配一層の７０一テイングゲート部以外
の部分が第２の配一層の直下の領域以外には形成されて
いないことを特徴とする特許請求の範囲第（１）項記載
の半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56135277A JPS5834946A (ja) | 1981-08-27 | 1981-08-27 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56135277A JPS5834946A (ja) | 1981-08-27 | 1981-08-27 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5834946A true JPS5834946A (ja) | 1983-03-01 |
Family
ID=15147941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56135277A Pending JPS5834946A (ja) | 1981-08-27 | 1981-08-27 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5834946A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2901263A1 (fr) * | 2006-05-18 | 2007-11-23 | Commissariat Energie Atomique | Dispositif sensible a un mouvement comportant au moins un transistor |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55120150A (en) * | 1979-03-09 | 1980-09-16 | Toshiba Corp | Semiconductor device |
-
1981
- 1981-08-27 JP JP56135277A patent/JPS5834946A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55120150A (en) * | 1979-03-09 | 1980-09-16 | Toshiba Corp | Semiconductor device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2901263A1 (fr) * | 2006-05-18 | 2007-11-23 | Commissariat Energie Atomique | Dispositif sensible a un mouvement comportant au moins un transistor |
| WO2007135064A1 (fr) * | 2006-05-18 | 2007-11-29 | Commissariat A L'energie Atomique | Dispositif sensible a un mouvement comportant au moins un transistor |
| US8030690B2 (en) | 2006-05-18 | 2011-10-04 | Commissariat A L'energie Atomique | Device sensitive to a movement comprising at least one transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0684643B1 (en) | Method of manufacturing semiconductor devices in an active layer on an support substrate | |
| JPS6321351B2 (ja) | ||
| EP0220517B1 (en) | Semiconductor device having a contact area | |
| US4163246A (en) | Semiconductor integrated circuit device employing a polycrystalline silicon as a wiring layer | |
| GB2180991A (en) | Silicide electrode for semiconductor device | |
| US5536679A (en) | Method for fabrication of semiconductor device capable of preventing short circuits | |
| JPS5834946A (ja) | 半導体集積回路装置 | |
| JPS59144171A (ja) | 半導体集積回路装置 | |
| JPH0254960A (ja) | 半導体装置の製造方法 | |
| JPS61150376A (ja) | 半導体装置 | |
| JPS5838939B2 (ja) | 集積回路 | |
| JPS62101073A (ja) | 電荷転送素子及び該素子の製造方法 | |
| JP2758729B2 (ja) | 半導体装置 | |
| JPS58197882A (ja) | 半導体装置の製造方法 | |
| JP2876742B2 (ja) | 半導体装置 | |
| JP2793405B2 (ja) | 集積回路装置 | |
| JPS61114558A (ja) | 半導体集積回路装置 | |
| JPH0378251A (ja) | 半導体集積回路 | |
| JPH0282554A (ja) | 半導体装置 | |
| JPH09199606A (ja) | マスタスライス方式の半導体装置 | |
| JPS59115555A (ja) | 半導体集積回路 | |
| JPH084107B2 (ja) | 半導体装置 | |
| JPS627154A (ja) | 半導体装置 | |
| JPS63188957A (ja) | 半導体装置 | |
| JPS59204251A (ja) | 小配線容量の半導体装置 |