JPS627154A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS627154A JPS627154A JP60147435A JP14743585A JPS627154A JP S627154 A JPS627154 A JP S627154A JP 60147435 A JP60147435 A JP 60147435A JP 14743585 A JP14743585 A JP 14743585A JP S627154 A JPS627154 A JP S627154A
- Authority
- JP
- Japan
- Prior art keywords
- film
- region
- semiconductor substrate
- capacitor
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 239000003990 capacitor Substances 0.000 claims abstract description 32
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 10
- 229910052751 metal Inorganic materials 0.000 claims abstract description 7
- 239000002184 metal Substances 0.000 claims abstract description 7
- 229910001092 metal group alloy Inorganic materials 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 abstract description 27
- 239000010703 silicon Substances 0.000 abstract description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 19
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 19
- 239000012535 impurity Substances 0.000 abstract description 12
- 239000004020 conductor Substances 0.000 abstract description 6
- 238000002844 melting Methods 0.000 abstract description 6
- 230000008018 melting Effects 0.000 abstract description 5
- 230000007423 decrease Effects 0.000 abstract description 3
- 238000009792 diffusion process Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 150000003376 silicon Chemical class 0.000 description 2
- 229910008814 WSi2 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 235000009508 confectionery Nutrition 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical group [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
Landscapes
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置に関し、％にキャパシタの蓄積
能力を向上せしめた半導体装置に関するものである。
能力を向上せしめた半導体装置に関するものである。
第３図は従来の半導体装置を示す断面図である。
この図において、１はシリコン半導体基板、２はこのシ
リコン半導体基板１上に形成した素子間分離用のフィー
ルド酸化膜、３は前記シリコン半導体基板１上に形成し
たゲートおよびキャパシタ絶縁膜としてのシリコン酸化
膜、４はこのフィールド酸化膜２およびシリコン酸化膜
３上に選択的に形成したゲート′ＲＬ極、キャパシタ電
極および配線（図示せず）のための多結晶シリコン膜、
５はｎｔｌ記シリコン半導体基板１上に拡散されたソー
スおよびド／イン領域である。
リコン半導体基板１上に形成した素子間分離用のフィー
ルド酸化膜、３は前記シリコン半導体基板１上に形成し
たゲートおよびキャパシタ絶縁膜としてのシリコン酸化
膜、４はこのフィールド酸化膜２およびシリコン酸化膜
３上に選択的に形成したゲート′ＲＬ極、キャパシタ電
極および配線（図示せず）のための多結晶シリコン膜、
５はｎｔｌ記シリコン半導体基板１上に拡散されたソー
スおよびド／イン領域である。
このように形成された半導体メモリは電界効果トランジ
スタのゲート電極およびメモリキャバシタに電気的に接
続されない側のソース・ドＶインに印加する電圧を制御
することにより、キャパシタ領域に記憶情報としてのＨ
４ｇｈ” 状態と＠Ｌｏｗ″状態を書込み、続出しを行
うことができる。通常前記トランジスタのゲート電極は
ワード線に、ソース・ドＶインはビット線に接続されて
おり、このようにして半導体メモリセルが構成されてい
る。
スタのゲート電極およびメモリキャバシタに電気的に接
続されない側のソース・ドＶインに印加する電圧を制御
することにより、キャパシタ領域に記憶情報としてのＨ
４ｇｈ” 状態と＠Ｌｏｗ″状態を書込み、続出しを行
うことができる。通常前記トランジスタのゲート電極は
ワード線に、ソース・ドＶインはビット線に接続されて
おり、このようにして半導体メモリセルが構成されてい
る。
従来の半導体装置はメモリキャパシタ領域において、キ
ャパシタ絶縁膜としてのシリコン酸化膜３はシリコン半
導体基板１上に直接形成されており、シリコン半導体基
板１がキャパシタ電極となっているため、このシリコン
電極に電荷が蓄積したときに、シリコン酸化膜３との境
界のシリコン半導体基板１の領域が空間電荷領域となり
、キャパシタの電荷蓄積能力が減少する。またキャパシ
タ直下のシリコン半導体基板１中にｐ−ｎ接合が形成さ
れている場合には、その接合面にも空間電荷領域を影成
し電荷蓄積能力の低下および放射機によるメモリの誤動
作を生じさせ易くなるという欠点があった。
ャパシタ絶縁膜としてのシリコン酸化膜３はシリコン半
導体基板１上に直接形成されており、シリコン半導体基
板１がキャパシタ電極となっているため、このシリコン
電極に電荷が蓄積したときに、シリコン酸化膜３との境
界のシリコン半導体基板１の領域が空間電荷領域となり
、キャパシタの電荷蓄積能力が減少する。またキャパシ
タ直下のシリコン半導体基板１中にｐ−ｎ接合が形成さ
れている場合には、その接合面にも空間電荷領域を影成
し電荷蓄積能力の低下および放射機によるメモリの誤動
作を生じさせ易くなるという欠点があった。
この発明は、上記のような従来のものの欠点を除去する
ためになされたもので、キャパシタ電極としてシリコン
半導体基板と一部の絶縁物で区切られた導体膜を形成し
、電荷蓄積能力低下が生じない半導体装置を得ることを
目的とする。
ためになされたもので、キャパシタ電極としてシリコン
半導体基板と一部の絶縁物で区切られた導体膜を形成し
、電荷蓄積能力低下が生じない半導体装置を得ることを
目的とする。
この発明に係る半導体装置は、キャパシタ！他の一方を
多結晶シリコン膜、他方を高融点金属などの導体膜とし
、その導体膜の一部がシリコン半導体基板のソース・ト
ノイン領域と電気的に接続されるよ５にしたものである
＠ 〔作用〕 この発明においては、メモリキャパシタは高融点金属な
どの導体膜を電極としたことから、電荷は導体膜に蓄積
されるために、空間電荷領域は、導体膜とシリコン半導
体基板との接続領域のみに発生が抑えられるために電荷
１１ｉ積能力か向上し。
多結晶シリコン膜、他方を高融点金属などの導体膜とし
、その導体膜の一部がシリコン半導体基板のソース・ト
ノイン領域と電気的に接続されるよ５にしたものである
＠ 〔作用〕 この発明においては、メモリキャパシタは高融点金属な
どの導体膜を電極としたことから、電荷は導体膜に蓄積
されるために、空間電荷領域は、導体膜とシリコン半導
体基板との接続領域のみに発生が抑えられるために電荷
１１ｉ積能力か向上し。
小さなキャパシタ面積でも、多くの電荷を蓄積すること
かできる。
かできる。
第１図はこの発明の一実施例を示す半導体装置の断面図
である。第１図において、１〜５は第３図に示したもの
と同じ働きｔ：ｗするものであり、６は素子形成領域の
シリコン半導体基板１上に形成したシリコン酸化膜であ
り、Ｔは前記シリコン酸化膜６およびシリコン半導体基
板１上のキャパシタとなる領域に形成した高融点金属か
らなる導体膜で１例えはタングステン膜（以下Ｗ膜とい
う）である。８は前記Ｗ膜７とシリコン半導体基板１中
に形成されているソース・トノイン領域５とを電気的に
接続するために形成された不純物拡散領域である。
である。第１図において、１〜５は第３図に示したもの
と同じ働きｔ：ｗするものであり、６は素子形成領域の
シリコン半導体基板１上に形成したシリコン酸化膜であ
り、Ｔは前記シリコン酸化膜６およびシリコン半導体基
板１上のキャパシタとなる領域に形成した高融点金属か
らなる導体膜で１例えはタングステン膜（以下Ｗ膜とい
う）である。８は前記Ｗ膜７とシリコン半導体基板１中
に形成されているソース・トノイン領域５とを電気的に
接続するために形成された不純物拡散領域である。
次に、この半導体装置の製造方法について説明する。ま
ず、シリコン半導体基板１上に菓子間分離用のフィール
ド酸化膜２を形成後、シリコン半導体基板１上にシリコ
ン酸化膜６を形成し、不純物拡散領域８が形成される領
域のみを除去し、イオン注入法などの技術を用いて、不
純ＷＶシリコン半導体基＆１中に導入し不純物拡散領域
１１−形成後、ＣＶＤ法により導体膜であるＷ膜７を形
成し、このＷ膜Ｔの上にＣＶＤ法などで、高誘電率のキ
ャパシタ絶縁膜であるシリコン酸化膜３を形成し、さら
にその上に多結晶シリコン膜４を形成する。次に、この
ようにして形成された多層膜なキャパシタ領域を除いて
除去し、露出したシリコン半導体基板１上にシリコン酸
化膜３を形成し、その上面に多結晶シリコン膜４を形成
し、ゲート領域以外の多結晶シリコン膜４およびシリコ
ン酸化膜３を除去し、露出したシリコン半導体基板１上
に不純物を拡散し、ソース・トノイン領域５が形成され
、不純物拡散領域８とソース・トノイン領域５の一方と
が電気的接続がとれるようＫする。
ず、シリコン半導体基板１上に菓子間分離用のフィール
ド酸化膜２を形成後、シリコン半導体基板１上にシリコ
ン酸化膜６を形成し、不純物拡散領域８が形成される領
域のみを除去し、イオン注入法などの技術を用いて、不
純ＷＶシリコン半導体基＆１中に導入し不純物拡散領域
１１−形成後、ＣＶＤ法により導体膜であるＷ膜７を形
成し、このＷ膜Ｔの上にＣＶＤ法などで、高誘電率のキ
ャパシタ絶縁膜であるシリコン酸化膜３を形成し、さら
にその上に多結晶シリコン膜４を形成する。次に、この
ようにして形成された多層膜なキャパシタ領域を除いて
除去し、露出したシリコン半導体基板１上にシリコン酸
化膜３を形成し、その上面に多結晶シリコン膜４を形成
し、ゲート領域以外の多結晶シリコン膜４およびシリコ
ン酸化膜３を除去し、露出したシリコン半導体基板１上
に不純物を拡散し、ソース・トノイン領域５が形成され
、不純物拡散領域８とソース・トノイン領域５の一方と
が電気的接続がとれるようＫする。
このように、一方のキャパシタ電極であるＷ膜７Ｙシリ
コン酸化膜６を介してシリコン半導体基板１と分離した
ため、電荷蓄積時の空間電荷領域の発生を少なくするこ
とができ、電荷蓄積能力が向上するなどの高性能の半導
体装置を得ることができる。
コン酸化膜６を介してシリコン半導体基板１と分離した
ため、電荷蓄積時の空間電荷領域の発生を少なくするこ
とができ、電荷蓄積能力が向上するなどの高性能の半導
体装置を得ることができる。
なお、上記実施例においてＷ膜７０代りに、ＷＳｉ２膜
Ｙ ＣＶＤ法によって形成しても同様の効果があり、ま
た他種の高融点金属または高融点シリサイドを形成して
もよい。また金属膜などの代りに不純物をドープした多
結晶シリコン膜でもよいし、これらの膜のどのような組
み合わせの積層膜でもよい。
Ｙ ＣＶＤ法によって形成しても同様の効果があり、ま
た他種の高融点金属または高融点シリサイドを形成して
もよい。また金属膜などの代りに不純物をドープした多
結晶シリコン膜でもよいし、これらの膜のどのような組
み合わせの積層膜でもよい。
さらに上記実施例では、キャパシタはシリコン半導体基
板１の表面にシリコン酸化膜６を介して形成したが、シ
リコン半導体基板１中に溝を形成し、その溝の中に同様
のキャパシタが形成されるようにしてもよく、上記実施
例と同様の効果を奏する。その実施Ｐ１ｗ第２図（＆）
、 （ｂ） Ｋ示す。第２図（ａ）、 （ｂ）の
符号１〜８は第１図に示すものと同じである。
板１の表面にシリコン酸化膜６を介して形成したが、シ
リコン半導体基板１中に溝を形成し、その溝の中に同様
のキャパシタが形成されるようにしてもよく、上記実施
例と同様の効果を奏する。その実施Ｐ１ｗ第２図（＆）
、 （ｂ） Ｋ示す。第２図（ａ）、 （ｂ）の
符号１〜８は第１図に示すものと同じである。
また、キャパシタ絶縁膜としてはシリコン酸化膜３に限
定されず、高誘電率絶縁膜であればよ（、半導体基板も
シリコン半導体基板１に限定されないｊ 〔発明の効果〕 この発明は以上説明したとおり、キャパシタ領域の半導
体基板上に絶縁膜を介して、キャパシタを形成し、ソー
スドレイン領域と電気的接続をもたせたので、キャパシ
タの蓄積能力が向上し、メモリ容鷲向上による高性能な
半導体装置が得られる利点がある。
定されず、高誘電率絶縁膜であればよ（、半導体基板も
シリコン半導体基板１に限定されないｊ 〔発明の効果〕 この発明は以上説明したとおり、キャパシタ領域の半導
体基板上に絶縁膜を介して、キャパシタを形成し、ソー
スドレイン領域と電気的接続をもたせたので、キャパシ
タの蓄積能力が向上し、メモリ容鷲向上による高性能な
半導体装置が得られる利点がある。
第１図はこの発明の一実施例を示す半導体装置の断面図
、第２図（ａ）、 （ｂ）はこのさむ明の他の実施例
ヲそれぞれ示す断面図、第３１は従来の半導体装置の断
面図である。 図において、１はシリコン半導体基板、２はフィールド
酸化膜、３はキャパシタ絶縁膜としてのシリコン酸化膜
、４は多結晶シリコン膜、５はソース・ ドレイン領域
、６はシリコン酸化膜、１は導体膜、８は不純物拡散領
域である。 なお、各図中の同一符号は同一または相当部分を示す、
、第２図（ａ）、 （ｂ）はこのさむ明の他の実施例
ヲそれぞれ示す断面図、第３１は従来の半導体装置の断
面図である。 図において、１はシリコン半導体基板、２はフィールド
酸化膜、３はキャパシタ絶縁膜としてのシリコン酸化膜
、４は多結晶シリコン膜、５はソース・ ドレイン領域
、６はシリコン酸化膜、１は導体膜、８は不純物拡散領
域である。 なお、各図中の同一符号は同一または相当部分を示す、
Claims (3)
- （１）半導体基板上にフィールド酸化膜が形成され、メ
モリ用のキャパシタを備えた半導体装置において、前記
キャパシタの形成される領域に、一部が前記半導体基板
と接続される領域を除いて前記半導体基板上に絶縁膜を
形成し、この絶縁膜上および前記半導体基板上に導体膜
を形成し、この導体膜上に高誘電率絶縁膜を形成した後
、さらにこの高誘電率絶縁膜の上にキャパシタの電極と
なる膜を形成したことを特徴とする半導体装置。 - （２）絶縁膜上に形成される導体膜は、金属膜、金属合
金膜、多結晶シリコン膜の少なくとも一つで構成される
ことを特徴とする特許請求の範囲第（１）項記載の半導
体装置。 - （３）メモリ用のキャパシタが形成される領域の少なく
とも一部が半導体基板内に形成した溝であることを特徴
とする特許請求の範囲第（１）項または第２項記載の半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60147435A JPS627154A (ja) | 1985-07-02 | 1985-07-02 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60147435A JPS627154A (ja) | 1985-07-02 | 1985-07-02 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS627154A true JPS627154A (ja) | 1987-01-14 |
Family
ID=15430260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60147435A Pending JPS627154A (ja) | 1985-07-02 | 1985-07-02 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS627154A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS645052A (en) * | 1987-06-29 | 1989-01-10 | Mitsubishi Electric Corp | Capacitor cell of semiconductor storage device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS583260A (ja) * | 1981-06-29 | 1983-01-10 | Fujitsu Ltd | 竪型埋め込みキヤパシタ |
-
1985
- 1985-07-02 JP JP60147435A patent/JPS627154A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS583260A (ja) * | 1981-06-29 | 1983-01-10 | Fujitsu Ltd | 竪型埋め込みキヤパシタ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS645052A (en) * | 1987-06-29 | 1989-01-10 | Mitsubishi Electric Corp | Capacitor cell of semiconductor storage device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61292951A (ja) | 半導体集積回路装置の製法 | |
| JPS5853512B2 (ja) | 半導体記憶装置の製造方法 | |
| JPH0818011A (ja) | 半導体装置及びその製造方法 | |
| TW437013B (en) | Semiconductor memory device and its manufacture | |
| JPS627154A (ja) | 半導体装置 | |
| JPS60250665A (ja) | 半導体記憶装置 | |
| JPS6244427B2 (ja) | ||
| JPS5994454A (ja) | 半導体装置とその製造方法 | |
| JPH0320906B2 (ja) | ||
| JPS6240765A (ja) | 読み出し専用半導体記憶装置およびその製造方法 | |
| JPS5838939B2 (ja) | 集積回路 | |
| JPS6395657A (ja) | 半導体記憶装置 | |
| JP2876716B2 (ja) | 半導体装置 | |
| JP2876742B2 (ja) | 半導体装置 | |
| JPS63148A (ja) | 半導体装置 | |
| JPS62291056A (ja) | 半導体装置 | |
| JP2917720B2 (ja) | 縦型電界効果トランジスタ | |
| JP2800206B2 (ja) | 半導体記憶装置 | |
| JPH0499369A (ja) | 半導体装置 | |
| JPS60189963A (ja) | 半導体記憶装置 | |
| JPS6159866A (ja) | Ｍｏｓ形ダイナミツクメモリおよびその製造方法 | |
| JPH03278572A (ja) | 半導体装置 | |
| JPS6265362A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPS62222664A (ja) | 半導体記憶装置 | |
| JPS6331151A (ja) | 半導体装置 |