JPS5833753A - 除算器 - Google Patents

除算器

Info

Publication number
JPS5833753A
JPS5833753A JP56132324A JP13232481A JPS5833753A JP S5833753 A JPS5833753 A JP S5833753A JP 56132324 A JP56132324 A JP 56132324A JP 13232481 A JP13232481 A JP 13232481A JP S5833753 A JPS5833753 A JP S5833753A
Authority
JP
Japan
Prior art keywords
stored
value
accumulator
division
subtraction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56132324A
Other languages
English (en)
Inventor
Mitsuo Shimada
島田　光夫
Toshitaka Tsuda
俊隆 津田
Yuichi Miwa
裕一 三輪
Hiroaki Imaide
広明 今出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP56132324A priority Critical patent/JPS5833753A/ja
Publication of JPS5833753A publication Critical patent/JPS5833753A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52—Multiplying; Dividing

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は簡易なｍ敢で精度の高い除算のできる除ｊｌｆ
ｉｔＫ阪Ｔる。
電子計算１１による演算は高−Ｍ使坤ができるため特に
単純な繰返しｔ打なう加鹸鼻・東其は料易なことである
。しかしそれと北壁して除算はハード的に−）：、ＩＪ
ｉ且つ僧雑となって従来から種々工夫されてい＠、＄１
１えは逆数ＲＯＭ（請出し専用メモリ）方Ｘ　　　　　
　　　　　　　　１ 式の場合−の６１１真ではＹという亀の格納されてい４
砂出専用メモリを索引しｘＩＩける主という掛算！ の処１１ｖ行Ｔｌう。このメモリとして市販されている
もののアドレスは１２ビツトでとって、忰られΦ逆数の
値についてその８１度は同程度である。まれ７＆’演算
Ｔると！！＜１であれは近領式として１−１十１ｍ　−
１８◆・・・　という式で求めることもできる。
この場合はｘｌ　、　ｘｌ　、−ｗ別に演算してメモｖ
ｆＣ入れてお（必畳があり、簡単ではなかったφ本発明
の目的はｔｅｌ　１１７ｔ　Ｍｌ　！ｌで精度の高い除
算のできる鎗算器を提供Ｔることにある。
以下図面に示Ｔ本発明の実施例について訳明Ｔる・（２
）面においてＲＧＩ、ｌｌＧ２　　はレジスタであって
ＩｔＧＩ　Ｋは除数を一格納し、　　Ｉ’ｌＧ２　　は
電数を格納Ｔる・その電数は最も１みのめる桁のみ“１
′で他はＴべて′０”という数１１“Ｚｏｏ・−００で
ある０ＭＸＪ！は掛算−で右方向へ１桁ずつシフトＴ４
ｔ１の１例えはｌＯ迩法でｏ、ｘｖ＠次掛算し工行くも
のである。ムＯＬ　はアキ為ル−タでＩ［＃数を格納Ｔ
る。
ムＩ）Ｄは加１／Ｉ＃器で７キ晶ムレータ…力と乗算器
出力とｔ’ｈのように加算し！！にアー？、ムレータに
入力Ｔる。ここで除算の演算は１引きはなし法」によっ
て行なう。ム÷Ｂ　ｖ撫１１Ｔるときアキ為ムレータム
０ＬＫＡ’ｒｌ　　レシスタト０１にＢンまず格納Ｔる
。乗算＠ＭＬ’ｒは当初１のｆｋｌ出力し、加Ｊｌ器ム
ＤＤは実際には引算ム−Ｂを演算し結果ｔアキ為ムレー
タに格ＩＰ］Ｔる０次に栄算器シＬ！ではＢＸＯ，１′
＃Ａ当のｔｊｉｌ算を右シフトでｈなう。加算器ムＤＤ
　において第１　Ｌｏ＋引算結果から１桁シフトされた
１のＷＬを引１１１’Ｔる。この餉をアキ、ムレータ・
に格納Ｔる。これン繰返Ｔことによって加算器ムＤＤ　
の出力備が求める商である。
このようにしてＸ発明によると、引鼻と＃数のシフト演
算とにより除算を達ぬることができるから、ハードウェ
アが少なくてＴみ、なお除数の亀と同精度で演舞結果が
求められるから、実際の演舞を行なうとき求める！ｆｆ
Ｋより対応Ｔることができ好都合である。
４８０面の簡単Ｔｊ紗明 図面は本発−〇）実施例を示Ｔブロック栴敢因である。
ＲＧｌ、ＰＯ２・・・レジスタ ＷＬテ・・・乗算器 ムＤＤ・−・加Ｘ＊ ムＯＬ・・・アキ為ムレータ ％許ｔｋ３願人　富士通ケ式会社 代　坤　人　弁坤土鈴木栄祐

Claims (1)

    【特許請求の範囲】
  1. 除数を格納した弗ｌレジスタと、麟も富みのある桁のみ
    ”１′で他はＴべて“０”を格納した弗Ｒレジスタとｔ
    ［！Ｉ！１−Ｔｈｊａレジスタと櫂綬された東：＃ｉＩ
    器と、ＩＩ除数！格納したアキ凰ムレータの出方と前記
    乗算器の出力と′１に一圓算し、その出カケアキ凰ムレ
    ータに入力Ｔや加′ｓｂとで構成されたことＶ％命とＴ
    る除算器。
JP56132324A 1981-08-24 1981-08-24 除算器 Pending JPS5833753A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56132324A JPS5833753A (ja) 1981-08-24 1981-08-24 除算器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56132324A JPS5833753A (ja) 1981-08-24 1981-08-24 除算器

Publications (1)

Publication Number Publication Date
JPS5833753A true JPS5833753A (ja) 1983-02-28

Family

ID=15078649

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56132324A Pending JPS5833753A (ja) 1981-08-24 1981-08-24 除算器

Country Status (1)

Country Link
JP (1) JPS5833753A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61112235A (ja) * 1984-10-11 1986-05-30 Mitsubishi Electric Corp 除算装置
JPS62131334A (ja) * 1985-12-04 1987-06-13 Hitachi Ltd 除算装置
JPH03145383A (ja) * 1989-10-31 1991-06-20 Mitsubishi Electric Corp ディスプレイ装置
JPH0425290A (ja) * 1990-05-21 1992-01-29 Victor Co Of Japan Ltd 表示装置
JPH0481092A (ja) * 1990-07-20 1992-03-13 Victor Co Of Japan Ltd 表示装置
JPH0593896A (ja) * 1991-06-19 1993-04-16 Sony Tektronix Corp 液晶セル型ビデオ・プロジエクタ装置
JPH05216446A (ja) * 1991-06-12 1993-08-27 Nobeltech Electron Ab 表示装置
JPH08166770A (ja) * 1994-04-20 1996-06-25 Deutsche Forsch & Vers Luft Raumfahrt Ev 画像を生成する装置
US8314921B2 (en) 2006-12-11 2012-11-20 Kleo Ag Exposure apparatus

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5135245A (ja) * 1974-09-20 1976-03-25 Hitachi Ltd
JPS5520505A (en) * 1978-06-29 1980-02-14 Panafacom Ltd Division system for binary number
JPS55164942A (en) * 1979-06-11 1980-12-23 Nippon Telegr & Teleph Corp <Ntt> Division circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5135245A (ja) * 1974-09-20 1976-03-25 Hitachi Ltd
JPS5520505A (en) * 1978-06-29 1980-02-14 Panafacom Ltd Division system for binary number
JPS55164942A (en) * 1979-06-11 1980-12-23 Nippon Telegr & Teleph Corp <Ntt> Division circuit

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61112235A (ja) * 1984-10-11 1986-05-30 Mitsubishi Electric Corp 除算装置
JPS62131334A (ja) * 1985-12-04 1987-06-13 Hitachi Ltd 除算装置
JPH03145383A (ja) * 1989-10-31 1991-06-20 Mitsubishi Electric Corp ディスプレイ装置
JPH0425290A (ja) * 1990-05-21 1992-01-29 Victor Co Of Japan Ltd 表示装置
JPH0481092A (ja) * 1990-07-20 1992-03-13 Victor Co Of Japan Ltd 表示装置
JPH05216446A (ja) * 1991-06-12 1993-08-27 Nobeltech Electron Ab 表示装置
JPH0593896A (ja) * 1991-06-19 1993-04-16 Sony Tektronix Corp 液晶セル型ビデオ・プロジエクタ装置
JPH08166770A (ja) * 1994-04-20 1996-06-25 Deutsche Forsch & Vers Luft Raumfahrt Ev 画像を生成する装置
US5874929A (en) * 1994-04-20 1999-02-23 Deutsche Forschungsanstalt Fuer Luft- Und Raumfahrt E.V. Apparatus for producing an image
US8314921B2 (en) 2006-12-11 2012-11-20 Kleo Ag Exposure apparatus

Similar Documents

Publication Publication Date Title
Lang et al. A radix-10 combinational multiplier
US20140067889A1 (en) Datapath circuit for digital signal processors
Juang et al. A lower error and ROM-free logarithmic converter for digital signal processing applications
GB1136523A (en) Division apparatus
JPS5833753A (ja) 除算器
JPH0454633A (ja) 高基数除算器
CA2329104C (en) Method and apparatus for calculating a reciprocal
Ercegovac et al. Very high radix division with selection by rounding and prescaling
JP2597775B2 (ja) 除算方法および除算装置
JPH0833816B2 (ja) 固定小数点除算方式
JPH0687218B2 (ja) 浮動小数点数演算処理装置及び除数倍数生成装置
JPH04172526A (ja) 浮動小数点除算器
GB2530883A (en) Implementing a square root operation in a computer system
Hsiao et al. Implementation of floating-point CORDIC rotation and vectoring based on look up tables and multipliers
JPH0371331A (ja) 乗算器
Agrawal Optimum array-like structures for high-speed arithmetic
JPH0578049B2 (ja)
WO2022088157A1 (zh) 一种浮点数计算电路以及浮点数计算方法
JP2790327B2 (ja) 剰余乗算回路および剰余乗算方法
JPH0585924B2 (ja)
KR20170030327A (ko) 연산을 제어하기 위한 장치 및 방법
RU1783522C (ru) Устройство дл делени
JPH0445860B2 (ja)
Saltman Reducing computing time for synchronous binary division
JPH0251732A (ja) 浮動小数点演算器