JPH0833816B2 - 固定小数点除算方式 - Google Patents
固定小数点除算方式Info
- Publication number
- JPH0833816B2 JPH0833816B2 JP63252905A JP25290588A JPH0833816B2 JP H0833816 B2 JPH0833816 B2 JP H0833816B2 JP 63252905 A JP63252905 A JP 63252905A JP 25290588 A JP25290588 A JP 25290588A JP H0833816 B2 JPH0833816 B2 JP H0833816B2
- Authority
- JP
- Japan
- Prior art keywords
- digit
- remainder
- quotient
- divisor
- dividend
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/52—Multiplying; Dividing
- G06F7/535—Dividing only
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/49—Computations with a radix, other than binary, 8, 16 or decimal, e.g. ternary, negative or imaginary radices, mixed radix non-linear PCM
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/535—Indexing scheme relating to groups G06F7/535 - G06F7/5375
- G06F2207/5353—Restoring division
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Complex Calculations (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は固定小数点除算方式に関し，特に正の整数の
除算で、商の有効桁を事前に求め,CSAを用いて部分商を
ｎビット単位で有効桁だけ求める固定小数点除算方式に
関する。
除算で、商の有効桁を事前に求め,CSAを用いて部分商を
ｎビット単位で有効桁だけ求める固定小数点除算方式に
関する。
［従来の技術］ 正の整数除算を行う固定小数点除算方式は従来，商を
１ビットづつ求めていた。この従来例を第４図に示す。
被除数はレジスタ16,17へ上位，下位と分けて格納さ
れ，除数はレジスタ18へ格納される。レジスタ16,17は
連結してシフト動作する。レジスタ16に格納された部分
被除数とレジスタ18より補出力される除数はCir＝１と
してアダー19で減算が実行される。Cout＝１ならば減算
結果は正で，部分商は１となり，レジスタ17の下位１ビ
ットに入力され，減算結果がレジスタ16へ入力される。
Cout＝１ならば，減算結果は負で，部分商は０となり，
レジスタ17の下位１ビットに入力され，レジスタ16は前
の値を保持する。減算を実行するごとにレジスタ17のデ
ータは１ビットづつ左シフトされレジスタ16の下位１ビ
ットへ入力される。
１ビットづつ求めていた。この従来例を第４図に示す。
被除数はレジスタ16,17へ上位，下位と分けて格納さ
れ，除数はレジスタ18へ格納される。レジスタ16,17は
連結してシフト動作する。レジスタ16に格納された部分
被除数とレジスタ18より補出力される除数はCir＝１と
してアダー19で減算が実行される。Cout＝１ならば減算
結果は正で，部分商は１となり，レジスタ17の下位１ビ
ットに入力され，減算結果がレジスタ16へ入力される。
Cout＝１ならば，減算結果は負で，部分商は０となり，
レジスタ17の下位１ビットに入力され，レジスタ16は前
の値を保持する。減算を実行するごとにレジスタ17のデ
ータは１ビットづつ左シフトされレジスタ16の下位１ビ
ットへ入力される。
以上の動作をレジスタ17のデータがシフトし終わるま
でくり返すことによりレジスタ16のデータが剰余にレジ
スタ17のデータが商になる。
でくり返すことによりレジスタ16のデータが剰余にレジ
スタ17のデータが商になる。
［発明が解決しようとする課題］ しかしながら従来の固定小数点除算方式は,1サイクル
の演算で商を１ビットづつ算出し，除数，被除数の桁数
にかかわらず演算を実行しているので，商と剰余を算出
するまでに何サイクルも必要とした。又,nビットづつ部
分商を求める方式ではフルアダーを多数必要とし，ハー
ド量が多くなる欠点がある。
の演算で商を１ビットづつ算出し，除数，被除数の桁数
にかかわらず演算を実行しているので，商と剰余を算出
するまでに何サイクルも必要とした。又,nビットづつ部
分商を求める方式ではフルアダーを多数必要とし，ハー
ド量が多くなる欠点がある。
そこで，本発明の技術的課題は，上記欠点に鑑み，実
行サイクルを低減した固定小数点除算方式を提供するこ
とである。
行サイクルを低減した固定小数点除算方式を提供するこ
とである。
［課題を解決するための手段］ 本発明によれば，除数、被除数の有効桁より商の有効
桁を事前に算出する有効桁算出回路を含み正の整数除算
を行う固定小数点除算方式において、前記除数，被除数
の有効桁の最上位桁を，桁合せする2n進桁合せシフタ
（ｎ≧１）と，桁合せされた序数を＋1,−1,−2,−４…
−2n倍する倍数発生回路と，倍数発生回路の出力と桁合
せされた剰余を入力し，剰余から桁合せされた除数の仮
の部分商倍（＋1,＋2,＋３…＋（2n−１））された数を
それぞれCSAトゥリーを用いて減算し，仮の剰余のキャ
リーデータとサムデータを得て，仮の剰余の符号を求
め，負とならない最小の仮の剰余および部分商を選択
し，真の剰余と真のｎビットの部分商を得る選択回路
と，商が有効桁となるまで部分商をｎビットづつくり返
し求め，商の最下位桁が求まった後，キャリーデータと
サムデータを加算し，剰余とする加算回路と，剰余を被
除数が桁合せした量だけ右シフトさせるシフタとを有し
ていることを特徴とする固定小数点除算方式が得られ
る。
桁を事前に算出する有効桁算出回路を含み正の整数除算
を行う固定小数点除算方式において、前記除数，被除数
の有効桁の最上位桁を，桁合せする2n進桁合せシフタ
（ｎ≧１）と，桁合せされた序数を＋1,−1,−2,−４…
−2n倍する倍数発生回路と，倍数発生回路の出力と桁合
せされた剰余を入力し，剰余から桁合せされた除数の仮
の部分商倍（＋1,＋2,＋３…＋（2n−１））された数を
それぞれCSAトゥリーを用いて減算し，仮の剰余のキャ
リーデータとサムデータを得て，仮の剰余の符号を求
め，負とならない最小の仮の剰余および部分商を選択
し，真の剰余と真のｎビットの部分商を得る選択回路
と，商が有効桁となるまで部分商をｎビットづつくり返
し求め，商の最下位桁が求まった後，キャリーデータと
サムデータを加算し，剰余とする加算回路と，剰余を被
除数が桁合せした量だけ右シフトさせるシフタとを有し
ていることを特徴とする固定小数点除算方式が得られ
る。
［実施例］ 次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例の除算回路である。
ｎ＝２として説明する。１は除数，被除数の有効桁の
最上位桁を，除数，最初の剰余の最上位桁に桁合せする
４進桁合せシフタ,2は除数を保持するレジスタ,3はキャ
リーデータを保持するレジスタ,4は被除数レジスタ,5は
除数，被除数の有効桁より商の有効桁を算出する有効桁
算出回路,6は除数レジスタ,7はキャリーデータとサムデ
ータを加算し，剰余を求めるアダー,8は商の有効桁を保
持するレジスタ,9は桁合せされた除数を＋1,−1,−2,−
４倍する倍数発生回路,10は剰余を被除数が桁合せした
量だけ右シフトするシフタ,11〜14は剰余と倍数発生回
路の出力を減算するCSA,12はCSAの出力の符号を求め負
とならない最大の部分商を選択する選択回路である。以
上が除算回路の構成要素である。
最上位桁を，除数，最初の剰余の最上位桁に桁合せする
４進桁合せシフタ,2は除数を保持するレジスタ,3はキャ
リーデータを保持するレジスタ,4は被除数レジスタ,5は
除数，被除数の有効桁より商の有効桁を算出する有効桁
算出回路,6は除数レジスタ,7はキャリーデータとサムデ
ータを加算し，剰余を求めるアダー,8は商の有効桁を保
持するレジスタ,9は桁合せされた除数を＋1,−1,−2,−
４倍する倍数発生回路,10は剰余を被除数が桁合せした
量だけ右シフトするシフタ,11〜14は剰余と倍数発生回
路の出力を減算するCSA,12はCSAの出力の符号を求め負
とならない最大の部分商を選択する選択回路である。以
上が除算回路の構成要素である。
まず，除数，被除数は４進桁合せシフタ１で桁合せさ
れ，桁合せされた除数は除数レジスタ６へ格納され，桁
合せされた被除数は被除数レジスタ４へ格納される。除
数，被除数の有効桁より有効桁算出回路５で商の有効桁
を算出し，レジスタ８へ格納する。除数レジスタ６の出
力は倍数発生回路９へ入力され，−１倍から−３倍まで
がCSA11〜14で被除数レジスタ４の上位桁（仮の剰余）
と加算される。選択回路15では,CSA11〜14の出力のキャ
リーデータとサムデータより仮の剰余の符号を求め，負
とならない最大の仮の剰余および部分商を選択し，真の
剰余と真の２ビットの部分商を得る。サムデータは被除
数レジスタ４の上位桁へ格納され，下位桁は出力線50に
より２ビット左シフトされる。下位２ビットには，真の
部分商が格納される。左シフトされた２ビットは被除数
レジスタ上位桁の下位２ビットにシフトする。キャリー
データはレジスタ３へ格納され，次のサイクルでCSA11
〜14で加算される。CSA11〜14は第２図の様に構成され
る。入力数53に除数レジスタ６の出力,51に被除数レジ
スタ４の出力の上位桁が入力される。ｎ＝２なので，倍
数発生回路９の出力で，＋1,2,＋３倍の除数をCSA11〜1
4で減算する。その出力のキャリーデータとサムデータ
より仮の剰余の符号を求め，負とならない最小の仮の剰
余および最大の部分商を選択し，真の剰余と真の２ビッ
トの部分商を選択回路15で選択する。真の部分商，サム
データ，キャリーデータを出力線54,55,56より出力す
る。
れ，桁合せされた除数は除数レジスタ６へ格納され，桁
合せされた被除数は被除数レジスタ４へ格納される。除
数，被除数の有効桁より有効桁算出回路５で商の有効桁
を算出し，レジスタ８へ格納する。除数レジスタ６の出
力は倍数発生回路９へ入力され，−１倍から−３倍まで
がCSA11〜14で被除数レジスタ４の上位桁（仮の剰余）
と加算される。選択回路15では,CSA11〜14の出力のキャ
リーデータとサムデータより仮の剰余の符号を求め，負
とならない最大の仮の剰余および部分商を選択し，真の
剰余と真の２ビットの部分商を得る。サムデータは被除
数レジスタ４の上位桁へ格納され，下位桁は出力線50に
より２ビット左シフトされる。下位２ビットには，真の
部分商が格納される。左シフトされた２ビットは被除数
レジスタ上位桁の下位２ビットにシフトする。キャリー
データはレジスタ３へ格納され，次のサイクルでCSA11
〜14で加算される。CSA11〜14は第２図の様に構成され
る。入力数53に除数レジスタ６の出力,51に被除数レジ
スタ４の出力の上位桁が入力される。ｎ＝２なので，倍
数発生回路９の出力で，＋1,2,＋３倍の除数をCSA11〜1
4で減算する。その出力のキャリーデータとサムデータ
より仮の剰余の符号を求め，負とならない最小の仮の剰
余および最大の部分商を選択し，真の剰余と真の２ビッ
トの部分商を選択回路15で選択する。真の部分商，サム
データ，キャリーデータを出力線54,55,56より出力す
る。
以上の動作を有効桁だけくり返した後，レジスタ３に
格納されたキャリーデータはサムデータとアダー７で加
算され，レジスタ４の上位桁に格納される。このデータ
はシフタ10で被除数の桁合せ量だけ右シフトして剰余と
なる。商はレジスタ４の下位桁に格納される。
格納されたキャリーデータはサムデータとアダー７で加
算され，レジスタ４の上位桁に格納される。このデータ
はシフタ10で被除数の桁合せ量だけ右シフトして剰余と
なる。商はレジスタ４の下位桁に格納される。
ここで，本方式を用いて除算を実際例で説明する。結
果が出るまで５ステップに分けて第３図に説明する。１
ステップでは被除数，除数を00101110,0110とする。こ
のとき商の有効桁は２ケタと算出される。部分商を上位
桁よりQ2,Q1とする。２ステップで被除数，除数を４進
桁合せシフタで桁合せする。その結果，被除数は101110
00となり．除数は変らない,3ステップではｎ＝２なので
被除数を上位２ビット拡張してから部分商Q2を求める。
除数を−1,−2,−３倍し被除数の上位３桁（６ビット）
と加算する。加算結果が負とならない最大の部分商Q2は
01である。４ステップでは部分商Q1を求める。前ステッ
プの加算結果1000101（部分商１）の下位２桁（４ビッ
ト）と，被除数0010111000の下位２桁（４ビット）と部
分商１桁（２ビット）01を連結して,0101100001とな
る。この上位３桁（６ビット）と除数の−1,−2,−３倍
を加算する。加算結果が負とならない最大の部分商Q1は
11である。この加算結果1000100（部分商11）の下位２
桁（４ビット）と，被除数0101100001の下位２桁（４ビ
ット）と，部分商11を連結すると0100000111となる。５
ステップでは上位３桁（６ビット）を２ステップで桁合
せした量だけ右シフトさせる。000100の下位２桁（４ビ
ット）0100が剰余となり0100000111の下位２桁（４ビッ
ト）0111が商となる。
果が出るまで５ステップに分けて第３図に説明する。１
ステップでは被除数，除数を00101110,0110とする。こ
のとき商の有効桁は２ケタと算出される。部分商を上位
桁よりQ2,Q1とする。２ステップで被除数，除数を４進
桁合せシフタで桁合せする。その結果，被除数は101110
00となり．除数は変らない,3ステップではｎ＝２なので
被除数を上位２ビット拡張してから部分商Q2を求める。
除数を−1,−2,−３倍し被除数の上位３桁（６ビット）
と加算する。加算結果が負とならない最大の部分商Q2は
01である。４ステップでは部分商Q1を求める。前ステッ
プの加算結果1000101（部分商１）の下位２桁（４ビッ
ト）と，被除数0010111000の下位２桁（４ビット）と部
分商１桁（２ビット）01を連結して,0101100001とな
る。この上位３桁（６ビット）と除数の−1,−2,−３倍
を加算する。加算結果が負とならない最大の部分商Q1は
11である。この加算結果1000100（部分商11）の下位２
桁（４ビット）と，被除数0101100001の下位２桁（４ビ
ット）と，部分商11を連結すると0100000111となる。５
ステップでは上位３桁（６ビット）を２ステップで桁合
せした量だけ右シフトさせる。000100の下位２桁（４ビ
ット）0100が剰余となり0100000111の下位２桁（４ビッ
ト）0111が商となる。
［発明の効果］ 以上説明したように本発明は,nビットごとに商を求
め，商の有効桁を事前に算出することにより，実行サイ
クルを減らす効果がある。また,CSAを用いることによ
り，ハード量を減らす効果がある。
め，商の有効桁を事前に算出することにより，実行サイ
クルを減らす効果がある。また,CSAを用いることによ
り，ハード量を減らす効果がある。
第１図は本発明の実施例で，第２図は倍数発生回路,CS
A,選択回路の例を示した図で，第３図は除算の実際例
で，第４図は従来例である。 １……2n進桁合せシフター,2,3,8,16,17,18……レジス
タ,4……被除数レジスタ,5……有効桁算出回路,6……除
数レジスタ,7,19……アダー,9……倍数発生回路,10……
桁合せシフター,11〜14……CSA,15……選択回路。
A,選択回路の例を示した図で，第３図は除算の実際例
で，第４図は従来例である。 １……2n進桁合せシフター,2,3,8,16,17,18……レジス
タ,4……被除数レジスタ,5……有効桁算出回路,6……除
数レジスタ,7,19……アダー,9……倍数発生回路,10……
桁合せシフター,11〜14……CSA,15……選択回路。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−160438（ＪＰ，Ａ) 特開 昭58−82338（ＪＰ，Ａ) 特開 昭53−112627（ＪＰ，Ａ)
Claims (1)
- 【請求項１】除数、被除数の有効桁より商の有効桁を事
前に算出する有効桁算出回路を含み正の整数除算を行う
固定小数点除算方式において、 前記除数、被除数の有効桁の最上位桁を、桁合せする2n
進桁合せシフタ（ｎ≧１）と、 該桁合せされた除数を＋1,−1,−2,−４、…、−2n倍す
る倍数発生回路と、 前記倍数発生回路の出力と桁合せされた剰余を入力し、
剰余から桁合せされた除数の仮の部分商倍（＋1,＋2,＋
３…＋（2n−１））された数をそれぞれCSAトゥリーを
用いて減算し、仮の剰余のキャリーデータとサムデータ
を得て、仮の剰余の符号を求め、負とならない最小の仮
の剰余および部分商を選択し、真の剰余と真のｎビット
の部分商を得る選択回路と、 商が有効桁となるまで部分商をｎビットづつくり返し求
め、商の最下位桁が求まった後、キャリーデータとサム
データを加算し、剰余とする加算回路と、 剰余を被除数が桁合せした量だけ右シフトさせるシフタ
とを有することを特徴とする固定小数点除算方式。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63252905A JPH0833816B2 (ja) | 1988-10-08 | 1988-10-08 | 固定小数点除算方式 |
| FR898913155A FR2637707B1 (fr) | 1988-10-08 | 1989-10-09 | Circuit diviseur calculant un quotient de k chiffres de base m en k cycles machine |
| US07/419,275 US5001664A (en) | 1988-10-08 | 1989-10-10 | Dividing circuit calculating a quotient of K m-ary digits in K machine cycles |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63252905A JPH0833816B2 (ja) | 1988-10-08 | 1988-10-08 | 固定小数点除算方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02100717A JPH02100717A (ja) | 1990-04-12 |
| JPH0833816B2 true JPH0833816B2 (ja) | 1996-03-29 |
Family
ID=17243799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63252905A Expired - Lifetime JPH0833816B2 (ja) | 1988-10-08 | 1988-10-08 | 固定小数点除算方式 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5001664A (ja) |
| JP (1) | JPH0833816B2 (ja) |
| FR (1) | FR2637707B1 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2993975B2 (ja) * | 1989-08-23 | 1999-12-27 | 株式会社リコー | 中央演算処理装置 |
| DE69529047D1 (de) * | 1994-10-05 | 2003-01-16 | Ibm | Festkomma-Dividiervorrichtung ohne Rückstellung |
| US5649113A (en) * | 1994-10-12 | 1997-07-15 | U S West Technologies, Inc. | Method and system for translating an optimization problem for use in efficient resource allocation |
| US5884276A (en) * | 1994-10-12 | 1999-03-16 | U S West, Inc. | System for translating an optimization problem for use in efficient resource allocation |
| JP3609512B2 (ja) * | 1994-12-15 | 2005-01-12 | 株式会社東芝 | 演算器 |
| FR2728702A1 (fr) * | 1994-12-22 | 1996-06-28 | France Telecom | Composant electronique capable notamment d'effectuer une division de deux nombres en base 4 |
| US5696713A (en) * | 1995-08-21 | 1997-12-09 | International Business Machines Corporation | Method for faster division by known divisor while maintaining desired accuracy |
| US20010049781A1 (en) * | 2000-02-29 | 2001-12-06 | Hideo Miyake | Computer with high-speed context switching |
| US7523152B2 (en) * | 2002-12-26 | 2009-04-21 | Intel Corporation | Methods for supporting extended precision integer divide macroinstructions in a processor |
| US20040249877A1 (en) * | 2003-06-05 | 2004-12-09 | International Business Machines Corporation | Fast integer division with minimum number of iterations in substraction-based hardware divide processor |
| US20060129624A1 (en) * | 2004-12-09 | 2006-06-15 | Abdallah Mohammad A | Method and apparatus for performing a divide instruction |
| US7519649B2 (en) | 2005-02-10 | 2009-04-14 | International Business Machines Corporation | System and method for performing decimal division |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3293418A (en) * | 1964-07-08 | 1966-12-20 | Control Data Corp | High speed divider |
| JPS4417285Y1 (ja) * | 1968-04-22 | 1969-07-26 | ||
| JPS53112627A (en) * | 1977-03-14 | 1978-10-02 | Toshiba Corp | Division control system |
| JPS5882338A (ja) * | 1981-11-11 | 1983-05-17 | Nippon Telegr & Teleph Corp <Ntt> | 除算器 |
| JPS5987543A (ja) * | 1982-11-09 | 1984-05-21 | Hitachi Ltd | ２進化１０進数除算方式 |
| JPS60142738A (ja) * | 1983-12-30 | 1985-07-27 | Hitachi Ltd | 内挿近似を使用する除算装置 |
| JPS60160438A (ja) * | 1984-01-31 | 1985-08-22 | Fujitsu Ltd | 除算装置 |
| JPS60164837A (ja) * | 1984-02-07 | 1985-08-27 | Nec Corp | 除算装置 |
| US4949295A (en) * | 1988-07-18 | 1990-08-14 | Lsi Logic Corporation | Transformation of divisor and dividend in digital division |
-
1988
- 1988-10-08 JP JP63252905A patent/JPH0833816B2/ja not_active Expired - Lifetime
-
1989
- 1989-10-09 FR FR898913155A patent/FR2637707B1/fr not_active Expired - Fee Related
- 1989-10-10 US US07/419,275 patent/US5001664A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02100717A (ja) | 1990-04-12 |
| FR2637707B1 (fr) | 1994-09-02 |
| US5001664A (en) | 1991-03-19 |
| FR2637707A1 (fr) | 1990-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4707798A (en) | Method and apparatus for division using interpolation approximation | |
| CA2530015C (en) | Division and square root arithmetic unit | |
| US9785407B2 (en) | Data processing apparatus having combined divide-square root circuitry | |
| JPH0833816B2 (ja) | 固定小数点除算方式 | |
| US4346451A (en) | Dual moduli exponent transform type high speed multiplication system | |
| Bayrakci et al. | Reduced delay BCD adder | |
| Ercegovac et al. | Very high radix division with selection by rounding and prescaling | |
| JPH0477932B2 (ja) | ||
| JPH04355827A (ja) | 開平演算装置 | |
| US4190894A (en) | High speed parallel multiplication apparatus with single-step summand reduction | |
| JP3190826B2 (ja) | 積和演算装置 | |
| JPS6155691B2 (ja) | ||
| JP2019121171A5 (ja) | ||
| JPH0831024B2 (ja) | 演算プロセッサ | |
| JPS6259828B2 (ja) | ||
| Doran | Special cases of division | |
| JPH0621983B2 (ja) | 乗算器 | |
| JP2761145B2 (ja) | 開平演算装置 | |
| JPH0368415B2 (ja) | ||
| JP2777265B2 (ja) | 高基数開平演算装置 | |
| JP2608090B2 (ja) | 高基数非回復型除算装置 | |
| JPH11134174A (ja) | 演算回路 | |
| JPH0683852A (ja) | アルファ合成演算器 | |
| JP3417172B2 (ja) | 演算回路 | |
| KR0154773B1 (ko) | 두 수의 차로써 표현되는 숫자를 위한 곱셈기 |