JPS5832299A - メモリテスト装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は情報処理システムにおける各種機器類のメモリ
テスト装置に関する。

従来、情報処理装置の入出力機器ＣＩｌｏ　＞に内蔵さ
れたコントローラのメモリテストは、電源投入時におい
てのみ、ＲＯＭ内のファームウェアによって自動的に行
なわれていえ。このような従来のメモリテスト方式は、
比較的簡単にメモリの自動チェックを行なうことができ
るが、電源投入時における一回限りのテストである丸め
、メモリの致命的な故障によるエラー以外は検出するこ
とができない。すなわち通常動作時において何らかの原
因でメモリにエラーが起きても、そのエラーを検知する
ことができず、システム全体のダウンを引きおζす虞れ
があると１１＋ いう欠点があり九。特に、’　ＲＡＭエリアは、動作中
にリード／ライトテストを行なうと、内容を書換えてし
まうという不都合が生じ、従ってＲ１輩−テストを容易
に行なうことができなか−）丸。

本発明は上記実情に鑑みなされたもので、既存のハード
ウェアを有効に用いて、メモリテストを、電源投入時の
みでなく、通常動作時においても容易に奥行することの
できるメモリテスト装置を提供することを目的とする。

以下図面を参照して本発明の詳細な説明する。第１図は
本発明の一実施例を示すもので、ここでは！２／ｂステ
ージ冒ン内におけるコントローラのメモリテストを例に
とり、そのコントローラ内−のテスト対象となるＲＯＭ
及びＲＡＭのうち、上記ＲＯＭ内に、メモリテスト実行
用の７アームウエアを格納するためのテスト制御用記憶
部（以下テスト用ファームウェア領域と称す）を設け、
上記ＲＡＭ内に１被テスト領域の情報を退避するための
メモリテスト用パ、７ア領域を設けた場合を例にとりて
示している。図中、１００：・ ハＩ１０ステージ璽ン内におけるコントローラの主要部
をなすマイクログロダラム実行部でｈ９、既存装置と同
様のマイクロ！ログラムシーケンナ、マイクロ命令レジ
スタ、マイクロ命令デコーダ、制御ａ９ツタ等を有して
なるもので、以下ｓｐと称す、２１１０は、上記μｐ１
ｏｐを制御するための各種マイクログロダラムを格納し
たＲＯＭであり、ｓｏｎは上記μｐ１００の処理に供さ
れる勧調である。ここでＲＯＭ　ｊ　＃　０内には、通
常のＩ１０処理のためのファームウェア（ｆｆ）を格納
する領域２＃１の外に、第３図に示すようなテスト処理
ルーチンによるメモリテスト・実行用の７アームウエア
（以下メモリテストツー−ムクエアと称す）を格納して
なるテスト用ファームウェア領域（〒ＳＦ％Ｖ）　２０
　Ｊが設けられる。

又、上記ＲＡＭ　ｊ　Ｏｊ内には、本体側よ）ロードさ
れるファームウェアの格納領域３０１、通常処理動作時
におｉてデータのパ、アア、ワークエリア等として使用
される領域１０２、サシルーチン、割込み処理のための
スタックエリア等として使用される領域ＩＯ３等の外に
、メモリテスト中におけるＲｊＬＭ　Ｊ　００内の被テ
スト領域のデータをセーブする丸めのメモリテスト用／
４ッフテ領域（Ｔ８ＢＵＦ　）　ｓ　ｏ　４が設けられ
る。又、上記ＲＡＭ　Ｊ　００内の領域１０１．：ＩＯ
２，３１ｊｌにおけるΦ、■、・・・は上□記各領域Ｊ
　０１　、１０２゜３０Ｊを上記メモリテスト用バッフ
ァ領域２１０４の容量で等分化して示したものである。

第２図は上記ＲＯＭ　ｊ　００内のテスト用ファーＡＴ
）エア領域ＺＯＸにおけるメモリテストファームウェア
のメモリテストルーチンを示すフローチャートであり、
図中、ＲＡＭ■は上記第１図に示すＲＡＭ　Ｊ　００内
の領域３０１．３０２゜３０１における分割領域■、■
、・・・の−っを指し゛ている。又、Ｎ　Ｉｄ　ＲＡＭ
　ｓ　ｏ　ａ内の上記分−領域の、■、・・・全部の赦
を示している。

第３図伽）乃至（ｃ）献通常動作時において、上記テス
ト用ファームウェア領域２０２のメモリテストファーム
ウェアＫｆｌ動をかけるための各種の起動制御手段を示
し丸もので、図（１）はファームウェアの中のコマンド
ルーｌ上で、メモリテストＯ邂めの特定コマンド（メモ
リテストルーンド）を待つメモリテスト起動方式、図伽
）はタイマを使った一定時間毎の割込みによるメモリテ
スト起動方式、図（、）は■カステーシ冒ンのアイドル
状態（何もしていない状１ｍ）を検知して、メモリテス
トを実行するメモリテスト起動方式をそれぞれ示してお
シ、図中Ｍ−ＴＫ８Ｔはメモリテストコマンド、丁−Ｉ
ＲＰはタイマカウントによるメモリ、テスト側棒み、Ｘ
Ｌはアイドルルー！、００は！カステーシ嘗ンとは別個
に動作している例えば上位装置（（ｊＰＵ）、（又は！
ｈメカニズム制御系等）のディバイス（ＤＶ）からμｐ
１００に送られるコマンド、８ＴＡはμｐ１００から上
記ディバイス（ＤＶ）へ送られるステータスをそれぞれ
表わしている。

ここで一実施例における動作を説明する。第弔図（ａ）
乃至（、）に示すメモリテストの起動手段のうちの何れ
かＫより、メモリテストファームウェアに起動がかかる
と、まずメモリのうちのＲＯＭ　ｊ　００のテストを開
始する。このＲＯＭテストは、チェ、クナムビットを立
てて、チェックサムテストを行なう。ＲＯＭ　ｊ　００
にチェックサムエラーがなければ次に、ＲＡＭ３００の
テストを行なう。このＲＡＭ　Ｊ　００のテストは、ま
ずメモリテスト用バッファ領域３０４のチェックより行
なわれる。メモリテストは任意のデータを書込み、読み
出して比較するリード／ライトテストにて実行される。

このメモリテスト用バッファ領域８０４がメモリ機能を
果していることを確認できたならば、以後、この領域３
０４をＲＡＭ　Ｊ　＃　０内の各領域ｓｏｉ、ｓｏｚ、
ｓｏｓにおけるメモリテストのためのデータセーブ用パ
ッフッとして用いる。上記各領域３０ノ。

ｓｏｎ、ｓｏｓのテストにあたりてはその各領域毎のテ
スト期間に亘うて割込みを禁止する（割込み禁止のフラ
グを立てる）。これは、ＲＡＭ　Ｊ　Ｏ＃　Ｃ）上記各
領域３０１．３０２，３０８の各メモリテスト中におい
て、割込みがかかると、ファームウェア、；：ｌスタ、
り情報等がずれている（本来の番地に格納されていない
）丸めにファームウェアが暴走する虞れがあるためであ
る。割込み禁止フラグをセットさせ喪後、ＲＡＭ５ｏｎ
の領域ＪＯＪＫおける■の内容をメモリテスト用バッフ
ァ領域ｓｏ４にブロック転送する。このノロツク転送（
データセーブ）後、領域Ｊ　ＯＪ　Ｋおける■のメモリ
領域をリード／ライト、によシチェックする。ここでメ
モリエラーがなければ、メモリテスト用ノ々、ファ領域
３０４にセーブし九データを領域ｓｏ１の０部分に戻し
てやる。この後、割込みを許可させる。以下ＲＡＪｉＩ
　ｊ　００内の■、Ｃ２・・・も上記のと同様の手続き
で、メモリテストを行ない、ＲＡＭ　Ｊ　００のすべて
の領域についてチェックを行なう。又、上記メモリテス
ト時においてメモリエラーがあ５九場合は、エラーメツ
セージを組立てて、本体側へ送信してやるか、又はハー
ドウェア処理により内部レジスタをセットさせて、エラ
ー内容をＬＥＤ　＠　Ｋ表示する等のエラー出カ手段が
採られる。

ここでメモリテストファームウェアに起動をかけるため
の起動制御手段を第３図（、）乃至（・）を参照して説
明する。第３図（＆）は、ファームウェアの中０コマン
ドルーグ上でメモリテストコマンド（Ｍ−ＴＥ８Ｔ　）
を待つ方式である。この方式では、本体よシメモリテス
トコマンド（Ｍ　−Ｔ１５１丁）が送られてきたらメモ
リテストルーチンに起動をかけて実行し、終了し九らテ
スト結−を本体に返すようＫする。このような方式はメ
モリテストを実行したい時に任意に行なえるというメリ
ットがある。ただしメモリテスト中、そ９ＩＡステージ
曹ンは通常の業務が中断される。

第４図伽）は、タイマーを使って一定時間ごとくＣＰＩ
Ｊ　Ｋ割込みをかけてメモリテストを行なう方式である
。メモリテストをファームウェアの割込會旭理ルーチン
に用意する。このような方式は常にメモリテストが行な
われるというメリットがある。第４図（＠）はＩ１０ス
讐−シ璽ンが何も仕事を゛していなり状、態、すなわち
アイドルステートを検出して、その時間を利用しメモリ
テストを行なう方式である。アイドルステート（何もし
ていない状態）というのは、ファームウェア的には、ル
ーダを作って他からの応答を待りている状態である。を
九割込み処理中のアイドルステートもフラグを設けて検
出する。このよう、な方式はアイドルステートを利用し
てメモリテストを行なうので、通常の仕事を中断させる
ことなく、はぼ定期的にチェ、夕ができるというメリッ
トがある。

第４図は本発明の他の実施例を示すもので、図中、上記
第１図と同一部分には同一符号を付し、その説明を省略
する。この第４図に示す構、成が上記第１図に示す一実
施例の構成と特に異なるところは、メモリテストファー
ムウェアを格納するためのテスト制御用記憶部すなわち
テスト用ファームウェア領域、及びデータセーブ用のメ
モリテスト用バッファ領域を何れ４　ＲＡＭ３００内に
設けた点である。図中、Ｊ０５がＩＬＡＭ３００内に設
けられたテスト用ファームウ。

エア領域である。第５図はと、の上記第４図の構成にお
けるテスト用ファームウェア領域Ｊ０５のメモリテスト
手順を説明するための図である。

この第４図の構成における動作は、ＲＡＭ３００内のテ
スト用ファームウェア領域ＳＯｔのテストを除いて上記
した一実施例と同様の各エリア毎のテストが実行される
。ここで問題となるのは、テストファームウェア領域３
０５のテストでアシ、実行中のファームウェアでそのフ
ァームウェアのあるエリアをテストしなければならない
。このテストの丸め、ＲＡＭ　ｓ　ｏ　ｏ内のテスト用
ファームウェア領域３０５に格納されたメモリテストフ
ァームウェアをメモリテスト用バッファ領域３０４に転
送しなくてはならない。

そのために第５図に示すようなファームウェア・作成上
の配慮が必要となる。この際の′メモリテストは、ブロ
ック転送後、メモリテスト用バッファ領域３０４に書か
れたテストルーチンに飛んで初めて行なわれる（　Ｗ８
Ｔ　）、メモリテストルーチン内では絶対番地でジャン
プするのですく、相対番地でンヤングするようグログラ
ミングする。メモリテスト後、再びプロ、り転送して元
の番地へもどる（過風ＴＮ）。

前述したようなメモリテスト手段により、ＣＰＵが自分
のメモリ全搬を電源投入時だけでなく、動作中にもチェ
ックすることが可能になる。

又、第３図（−の方式を採れば、任意にメモリテストを
実行することができる。又、同図伽）９方式を採れば、
一定の時間間隔でメモリー診断をする−ことができる。

又、同図（、）の方式を採れば、通常の仕事の処理速度
を低下させることなくメモリの診断ができる。

なお、上記した実施例はＩ１０ステージ習ンのコントロ
ーラ装置について述べたが本体系の装置やついン、ア、
３．つ、アシ２．□、。。

以上詳記したように本発明によれば、既存のハードウェ
アを有効に用いて、メモリテストを通常動作時において
も任意かつ容易に実行することのできるメモリテスト装
置が提供できる。

【図面の簡単な説明】

第１図は一実施例を示すプロ、り図、第２図は上記第１
図に示すテスト用ファームウェア領域（ｒｓｍ）に格納
されるメモリテストルーチンの示すプロ、り図、第５図
は上記第４図に示すテスト扇ファームウェア領域のメモ
リテスト手順を示す−である。 Ｊ　００−・・マイクログロダラム実行部（μｐ）、２
０ふ・−”　ＲＯＭ、　　ｊ　００・・・勧、Ｍ、２０
２，３０１５・・・テスト用ファームウェア領域（ＴＳ
ＦＷ）　、３０４・・・メモリテスト用バッファ領域（
Ｔ８ＢＵＰ　）。 出願人代理人　弁理士　鈴江　武　彦

Claims (1)

1. 【特許請求の範囲】 （１）　　メモリの被テスト領域に格納された情報を所
   定領域単位をもりて退避するメモリテスト用バッファ、
   及びメモリテスト用のコントロール情報を格納してなる
   テスト制御用記憶部と、このテスト制御用記憶部に格納
   されたコントロール情報に従い、前記メモリの被テスト
   領域に格納された情報を所定領域単位をもりて前記メモ
   リテスト用バッファに逐次退避せしめ、前記被テスト領
   域における前記所定領域本位のテスト処理を実行するマ
   イクログロダラム実行部、及びこのマイクログロダラム
   実行部によるテスト処理を周期的又は間歇的に起動制御
   せしめる制御手段とを具備してなることを！黴とするメ
   モリテスト装置。 （２）前記メモリテスト用バッファを＃起メモリ内に設
   けた特許請求の範囲第１項記載のメモリテスト装置。 （′３）前記メモリテスト用バッファ、及び前記テスト
   制御用記憶部を前記メモリ内に設け、前記テスト制御用
   記憶部に格納されたコントロール情報を前記メモリテス
   ト用バッファに退避し丸後、前記メモリテスト用・櫂、
   ７了に格納され丸前記コントロール情報のテストルーチ
   ンに従い、前記テスト制御用記憶部のテストを実行する
   特許請求の範囲第１項記載のメモリテスト装置０ （４）上位装置からの特定コマンドに従い、前記マイク
   ロ！ロダラム実行部によるテスト処理を起動制御せしめ
   る特許請求の範囲第１項記載のメモリテスト装置。 （５）　　タイマの計時動作に伴う一定局期をもうて前
   記マイクログロダラム実行部によるテスト処理を起動制
   御せしめる特許請求の範囲第１項記載のメモリテスト装
   置。 （６）　　通常処理動作モード下におけるアイドル状態
   を検知して、前記マイクログロダラム実行部°給よるテ
   スト処理を起動制御せしめる特許請求の範囲第１項記載
   のメモリテスト装置。