JPS5832287A - バブルメモリ装置のシステム検査法 - Google Patents
バブルメモリ装置のシステム検査法Info
- Publication number
- JPS5832287A JPS5832287A JP56129634A JP12963481A JPS5832287A JP S5832287 A JPS5832287 A JP S5832287A JP 56129634 A JP56129634 A JP 56129634A JP 12963481 A JP12963481 A JP 12963481A JP S5832287 A JPS5832287 A JP S5832287A
- Authority
- JP
- Japan
- Prior art keywords
- memory device
- information
- bubble memory
- bit
- check
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/003—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation in serial memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、メゾャーマイナールーグから構成され友磁
気バブルデバイスを使用したバブルメモリ装置のシステ
ム検査方法に関する。
気バブルデバイスを使用したバブルメモリ装置のシステ
ム検査方法に関する。
従来、この種の装置としては、データ領域にある検査パ
ターンを入れておき、システム起動時にはこの領域を読
み出し、正し一情報が読み出、され次かどうか検査して
いた。
ターンを入れておき、システム起動時にはこの領域を読
み出し、正し一情報が読み出、され次かどうか検査して
いた。
従来のバブルメモリ装置内のバブルメモリデバイス内の
概略図を第１図に示す。このＷＩ１図はメジャーマイナ
ールーグ構成の７４ゾルメモリゾ／ｆイスであ〕、ｌは
情報の保存に使用するマイナーループであシ、この中に
規定数、のビットが構成されている。
概略図を第１図に示す。このＷＩ１図はメジャーマイナ
ールーグ構成の７４ゾルメモリゾ／ｆイスであ〕、ｌは
情報の保存に使用するマイナーループであシ、この中に
規定数、のビットが構成されている。
書込み、読出しはメジャーループ２．５よ多情報が伝え
られる。マイナールーｆ１上での３は余剰ビットでｉｂ
、４は情報用データビットである。
られる。マイナールーｆ１上での３は余剰ビットでｉｂ
、４は情報用データビットである。
従来のバブルメモリ装置の構成では情報用データビット
４のみを使用して、余剰ビット３内（１）ｋ’フット使
用するのはインデックスの書込み程度であった。ユーデ
側では６、ノｆプルメモリ装置のシステム検査を行うと
きには、データエリアにあるデータ領域に検査／中ター
ンの読み、書きを行い、システムのチェックを行って−
た。
４のみを使用して、余剰ビット３内（１）ｋ’フット使
用するのはインデックスの書込み程度であった。ユーデ
側では６、ノｆプルメモリ装置のシステム検査を行うと
きには、データエリアにあるデータ領域に検査／中ター
ンの読み、書きを行い、システムのチェックを行って−
た。
従来のバブルメモリ装置は以上のように構成されている
ので、バブルメモリ装置内のメモリ領域をシステム検査
として使用しなければならず、メモリ領域をそのために
確保しなければならず、しかもデータ書込み、読出し中
は常にそのシステム検査領域をとばして書込み、読出し
ｔ行う必要があ〕、アクセス時間が大きくなるなどの欠
点があった。
ので、バブルメモリ装置内のメモリ領域をシステム検査
として使用しなければならず、メモリ領域をそのために
確保しなければならず、しかもデータ書込み、読出し中
は常にそのシステム検査領域をとばして書込み、読出し
ｔ行う必要があ〕、アクセス時間が大きくなるなどの欠
点があった。
この発明は、上記従来の欠点を除去するためになされた
もので、バブルデバイスのマイナーループ内の余剰ビッ
ト内にあらかじめ情報ノリーンを入れておくことにょシ
、システム検査ができ、しかも読出し、書込み時はその
領域には関係なく、全メモリ領域を使用することができ
るバブルメモリ装置のシステム検査法を提供するこ々、
を目的とする。
もので、バブルデバイスのマイナーループ内の余剰ビッ
ト内にあらかじめ情報ノリーンを入れておくことにょシ
、システム検査ができ、しかも読出し、書込み時はその
領域には関係なく、全メモリ領域を使用することができ
るバブルメモリ装置のシステム検査法を提供するこ々、
を目的とする。
以下、この発明のバブルメモリ装置のシステム検査法の
一実施例ｔ−図について説明する。この説明に際し、第
１図を援用することにする。この第１図はすでに従来技
術の説明の欄でも述べたようループであル、書込み、読
めし」データを保存するためのマイナーループである。
一実施例ｔ−図について説明する。この説明に際し、第
１図を援用することにする。この第１図はすでに従来技
術の説明の欄でも述べたようループであル、書込み、読
めし」データを保存するためのマイナーループである。
２はマイナールー２１に情報を伝えるためのループであ
る。マイナーループ１内の情報はメジャールーｆ５を過
つて出力データとしてｒｌＪ、ｒＯＪが検出される。
る。マイナーループ１内の情報はメジャールーｆ５を過
つて出力データとしてｒｌＪ、ｒＯＪが検出される。
この発明は、マイナーループ内のビットに普通の情報用
ビット４の他に普段使用しないシステムチェック用ビッ
ト３を設けることにょシ通常使用時には情報用ビット４
の部分だけ使用し、システムチェック用ビット３は読出
し、書込みの領域からはずす仁とによシ、アクセス時間
を短縮し、しかも一つの命令を与えるだけで、システム
検査が行え、ることができるようにしたものである。
ビット４の他に普段使用しないシステムチェック用ビッ
ト３を設けることにょシ通常使用時には情報用ビット４
の部分だけ使用し、システムチェック用ビット３は読出
し、書込みの領域からはずす仁とによシ、アクセス時間
を短縮し、しかも一つの命令を与えるだけで、システム
検査が行え、ることができるようにしたものである。
以下に、この発明の具体的実施例について実際にあるノ
やターンを入れて検査する方法について述べる。第２図
において、マイナーループｌ内の余剰ビット３に入れる
データを示す。余剰ビ□ット３が８ビツトあるバブルメ
モリ装置上で２０〜２７は書込菰データノリーンセある
。
やターンを入れて検査する方法について述べる。第２図
において、マイナーループｌ内の余剰ビット３に入れる
データを示す。余剰ビ□ット３が８ビツトあるバブルメ
モリ装置上で２０〜２７は書込菰データノリーンセある
。
第２図は書込み時（バブル装置に入る前）のデータであ
シ「○」印はｒＯＪｒ・」印はｒｌＪの情報である。
シ「○」印はｒＯＪｒ・」印はｒｌＪの情報である。
実際、バブルメモリ装置内に入ると、ＯＤＤ／ＥＶＥＮ
（オツド／イラン）方式であるバブルメモリデバイスで
は、書込みデータ・ぐターン２７の隣シは書込みデータ
ノリ−ン２５４書込みデータノぐターン２６のｌＩＩシ
拡書込みデータ・９ターン２４とな〕、一つお′きに並
ぶ。その情報の／ｆターンをバブルデバイス内（マイナ
ールーｆ）に展開し次ものが第゛３図である。この第３
図において、３０〜３７はマイナーループであ〕、また
、第３図（＆）の３８は０ＤＤ１１で、第３図（ｂＪＯ
３９ｔｉＥＶＥＮ側であシ、第２図のデータが′バブル
メモリ装置内に入って、検出器で一番厳しｉとされてい
る）臂ターンｒ１０１０Ｊが一各検出器で検出される。
（オツド／イラン）方式であるバブルメモリデバイスで
は、書込みデータ・ぐターン２７の隣シは書込みデータ
ノリ−ン２５４書込みデータノぐターン２６のｌＩＩシ
拡書込みデータ・９ターン２４とな〕、一つお′きに並
ぶ。その情報の／ｆターンをバブルデバイス内（マイナ
ールーｆ）に展開し次ものが第゛３図である。この第３
図において、３０〜３７はマイナーループであ〕、また
、第３図（＆）の３８は０ＤＤ１１で、第３図（ｂＪＯ
３９ｔｉＥＶＥＮ側であシ、第２図のデータが′バブル
メモリ装置内に入って、検出器で一番厳しｉとされてい
る）臂ターンｒ１０１０Ｊが一各検出器で検出される。
゛すなわち、ｒｌｌｏｏＪとバブルメモリ
装置に書き込むことによってバブルメモリ装置内でＵ
ｒｌＯＪが検出される。このパターンをあらかじめ書き
込んでおき初期時に読み出す仁とによって、バブルシス
テムの検査が容易に行える。しかも８ビシト毎のく少返
しでするため、検査の演算も楽に行え実用的である。
装置に書き込むことによってバブルメモリ装置内でＵ
ｒｌＯＪが検出される。このパターンをあらかじめ書き
込んでおき初期時に読み出す仁とによって、バブルシス
テムの検査が容易に行える。しかも８ビシト毎のく少返
しでするため、検査の演算も楽に行え実用的である。
また、第２図の書込みデータフ４ターンで同一ビットに
２個よシ多く同じデータが生じた場合、そフルーグは不
良ループと判断され、システム検査が自動的に行え、そ
の結果をコントローラ側のＲＡＭに書き込み不良ループ
の自己・診断ができる。
２個よシ多く同じデータが生じた場合、そフルーグは不
良ループと判断され、システム検査が自動的に行え、そ
の結果をコントローラ側のＲＡＭに書き込み不良ループ
の自己・診断ができる。
表お、不良ループ情報は以′上に示したマイナーループ
上の余剰ビット以外に−ピツ上膜けちれているものとし
、通常はこれを参照するものとする。
上の余剰ビット以外に−ピツ上膜けちれているものとし
、通常はこれを参照するものとする。
また、これらの余剰ビットは、データ領域とは異るため
、通常読出し、書込み時には、ここを素通りさせること
によって、全領域をデータ領゛′域として使用でき、メ
モリ領域が増加する。
、通常読出し、書込み時には、ここを素通りさせること
によって、全領域をデータ領゛′域として使用でき、メ
モリ領域が増加する。
しかも、検−１１−を命令によって実行できる□ように
することによシューブ側でバブルメモリ装置のシステム
チェックのためのプログラムおよびメモリ領域を持つ必
要がなし。
することによシューブ側でバブルメモリ装置のシステム
チェックのためのプログラムおよびメモリ領域を持つ必
要がなし。
なお、上記実施例で拡余剰ループピットを連、続して設
定したが、マイナーループ上のビット数によシ、アクセ
スが最短になるように余剰検査ビットをとびとびに設定
してもよい。
定したが、マイナーループ上のビット数によシ、アクセ
スが最短になるように余剰検査ビットをとびとびに設定
してもよい。
以上のように、この発明のバブルメモリ装置のシステム
検査法によれば、余剰ビット内に横歪用の情報をあらか
じめ入れておくことにより、パブルメモリ装置の情報検
査および不良ループ検査を行うようにしたので、データ
領域内・に検査ピットを般社る必要がなく々９、メモリ
容量が最大限に使用できユーザとして社一つの命令でシ
ステムの検査ができ、データ領域に設けた場合に比べて
、アクセス時間が短縮される効果がある。
検査法によれば、余剰ビット内に横歪用の情報をあらか
じめ入れておくことにより、パブルメモリ装置の情報検
査および不良ループ検査を行うようにしたので、データ
領域内・に検査ピットを般社る必要がなく々９、メモリ
容量が最大限に使用できユーザとして社一つの命令でシ
ステムの検査ができ、データ領域に設けた場合に比べて
、アクセス時間が短縮される効果がある。
第１図はバブルメモリデバイス内部の概略図、第２図は
この発明のバブルメモリ装置のシステム検査法の一実施
例に適用されるマイナルーグ内の余剰ビットに入れるべ
きデータの構成を示す図。 第３図は余剰ピットに入れるべきデータがバブルメモリ
装置内に入ったときのデータの構成を示す図である。 ｌ、３０〜３７・・・マイナーループ、２１５・・・メ
ジャーループ、３・・・マイナーループ内の余剰ビット
、４・・・マイナールーツ内のデーパタビット、２０〜
２７−・・書込みデータパターン。 代理人 葛 野 信 − 第１図 第２図 第３図
この発明のバブルメモリ装置のシステム検査法の一実施
例に適用されるマイナルーグ内の余剰ビットに入れるべ
きデータの構成を示す図。 第３図は余剰ピットに入れるべきデータがバブルメモリ
装置内に入ったときのデータの構成を示す図である。 ｌ、３０〜３７・・・マイナーループ、２１５・・・メ
ジャーループ、３・・・マイナーループ内の余剰ビット
、４・・・マイナールーツ内のデーパタビット、２０〜
２７−・・書込みデータパターン。 代理人 葛 野 信 − 第１図 第２図 第３図
Claims (1)
- マイナーループ内に余剰ビートを有する。パツルメモリ
デバイスを使用したバブルメモリ装置にお９て、余剰ビ
ット内に検査用の情報をあらかじめ記憶しておくことに
よって、バブルメモリ装置のディテクタ検査および不良
ループ検査を行うことを特徴とするバブルメモリ装置の
システム検査法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56129634A JPS5832287A (ja) | 1981-08-19 | 1981-08-19 | バブルメモリ装置のシステム検査法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56129634A JPS5832287A (ja) | 1981-08-19 | 1981-08-19 | バブルメモリ装置のシステム検査法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5832287A true JPS5832287A (ja) | 1983-02-25 |
Family
ID=15014339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56129634A Pending JPS5832287A (ja) | 1981-08-19 | 1981-08-19 | バブルメモリ装置のシステム検査法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5832287A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6165500A (ja) * | 1984-09-07 | 1986-04-04 | 日本電気株式会社 | 集積回路のテ−プキヤリヤ構造 |
-
1981
- 1981-08-19 JP JP56129634A patent/JPS5832287A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6165500A (ja) * | 1984-09-07 | 1986-04-04 | 日本電気株式会社 | 集積回路のテ−プキヤリヤ構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0716421B1 (en) | A method for testing an array of Random Access Memories (RAMs) | |
| EP0451985A2 (en) | Built-in self-test technique for content-addressable memories | |
| JPH03104097A (ja) | 半導体記憶装置 | |
| JPS5832287A (ja) | バブルメモリ装置のシステム検査法 | |
| JPS6011952A (ja) | 誤り訂正機構付半導体メモリ装置 | |
| JPH03120483A (ja) | 半導体メモリ装置のテスト方法 | |
| KR100771263B1 (ko) | 메모리 어레이 테스트 방법과 이를 구현하기 위해 배열된메모리 기반 디바이스 | |
| JP2723541B2 (ja) | Ｆｉｆｏメモリの検査方法 | |
| JPH07335000A (ja) | 不揮発性メモリ | |
| JPS585681A (ja) | 半導体メモリ試験装置 | |
| JPS62192837A (ja) | デ−タ保持回路 | |
| JPH02113499A (ja) | メモリ試験方法 | |
| JPS62299000A (ja) | 半導体メモリ | |
| JPH11288598A (ja) | 半導体記憶装置のテスト装置 | |
| JPS6152758A (ja) | メモリのエラ−検出装置 | |
| JPH0258800A (ja) | 半導体メモリ用オンチップテスト回路及びテスト方式 | |
| JPS6131499B2 (ja) | ||
| JPH07260884A (ja) | 半導体集積回路装置 | |
| JPH02143984A (ja) | 半導体記憶装置 | |
| JP2656600B2 (ja) | 半導体記憶装置の試験方法 | |
| JPS6167162A (ja) | メモリチエツク回路 | |
| JPH0241119B2 (ja) | ||
| JPS5841592B2 (ja) | 磁気バブルメモリの試験方法 | |
| JP3040508B2 (ja) | メモリ試験方法 | |
| JPS62122000A (ja) | 記憶素子 |