JPS5831751B2 - 半導体レ−ザの製造方法 - Google Patents

半導体レ−ザの製造方法

Info

Publication number
JPS5831751B2
JPS5831751B2 JP50131594A JP13159475A JPS5831751B2 JP S5831751 B2 JPS5831751 B2 JP S5831751B2 JP 50131594 A JP50131594 A JP 50131594A JP 13159475 A JP13159475 A JP 13159475A JP S5831751 B2 JPS5831751 B2 JP S5831751B2
Authority
JP
Japan
Prior art keywords
electrode
semiconductor laser
manufacturing
plating layer
laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP50131594A
Other languages
English (en)
Other versions
JPS5255480A (en
Inventor
国雄 伊藤
昌平 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP50131594A priority Critical patent/JPS5831751B2/ja
Publication of JPS5255480A publication Critical patent/JPS5255480A/ja
Publication of JPS5831751B2 publication Critical patent/JPS5831751B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Weting (AREA)

Description

【発明の詳細な説明】 本発明は放熱特性の良好な半導体レーザの製造方法に関
するものである。
半導体発光素子の一つであるレーザの活性領域で発生し
た熱を有効に逃がすことは、レーザの長寿命化を実現す
る上で非常に重要な点である。
従来この半導体レーザの放熱を良くするために第1図に
示すように、活性領域であるp−GaAs2に近い表面
にオーミックス電極6を付着し、その面を導電性金属被
膜を蒸着したダイヤモンド10上にボンディングし、こ
のダイヤモンド1oを更に銅等の金属ブロック11上に
マウントして熱をダイヤモンド10及び銅ブロック11
を通して逃がす方法が用いられていた。
第1図において、1はn −G a□、7A zo、3
As、3はpG ao、7A to、sAs、4はP−
GaAs、5はn−GaAs、7は電極である。
しかしこの方法では素子のボンディング作業が非常に精
度を必要とするほかその方法如何では放熱特性のバラツ
キはもとより、歩留りの低下をもたらす大きな原因とな
った。
すなわちオーミック電極6の表面の平担塵が悪い場合、
あるいはボンディング時に素子上にかける力が場所的に
不均一である場合などダイヤモンド10との間に局所的
に隙間ができ、その隙間の部分では熱が逃げないので、
結局部分的に非常に高温な場所ができその場所から劣化
が進み、レーザの寿命を縮めてしまう。
また均一なボンディングを行おうとしてレーザ素子に大
きな力をかけると、素子の端部が欠けて電気的特性に悪
影響を及ぼしたり、極端な場合は素子自体をこわすこと
も多く、歩留低下の主因となるものであった。
本発明は本出願人の提案にかかる特願昭46−3286
4号にもとづく電気メツキ法と選択的なエツチング法を
用いて、放熱体と一体化した半導体レーザを作製する方
法を用いることにより上記問題点を解消するものである
本発明の方法を用いて作製した半導体レーザ装置の一例
を第2図に示す。
同図すはメッキ層20からの光の反射を除いた構造であ
る。
これらはレーザ素子にオーミック電極6を付着し、その
面に更に金、銀などの熱伝導の良い厚い金属メッキ層2
0を付設し、レーザ素子と放熱体を一体として形成する
もので、これをさらに銅ブロック11などのレーザ装置
のヘッダーとなる放熱体に付着する方法である。
この際メッキ層20の面積は後述の素子一体としての取
扱いの点も含めて良好な放熱特性を実現するためにレー
ザ素子の電極6の面積の約5〜10倍とするのが良い。
そのためにレーザ素子の側面およびキャビティとなる二
面は化学エツチングや、イオンエツチング、スパッタ等
のエツチング法で形成することができる。
エツチングでキャビテイ面を作ると、へき開でキャビテ
イ面を作る場合に比べて二つのキャビテイ面が完全に平
行になりにくいため発振しきい値が少し上昇する心配が
あるが特に活性領域近傍において平担かつ平行なエッチ
面が形成される。
適当なエツチング液及び条件を選定すれば、しきい値は
へき開面を用いた場合とほとんど差がないことが実験よ
り確かめられた。
従来のように素子を放熱体にボンディングする場合は、
ボンディング時の圧力の大きさのばらつきのため完成し
た素子間の電気的光学的特性のばらつきも太きいが、本
発明では放熱体とレーザ素子とを一体化して作製してい
るために素子の取扱が容易となりさらにボンディングに
よる素子の劣化とか、素子間のばらつきの問題が非常に
少なく、かつ製造歩留りが大巾に向上した。
さらに放熱体として高価なダイヤモンドを用いる必要が
なく経済的な面からも優れたものである。
以下具体的実施例を挙げて本発明の製造方法を詳細に説
明する。
実施例 1 第3図とともに説明する。
第3図において、第1図と同一のものには同一番号を付
している。
基板としては100面でキャリヤ濃度が2X1018C
rn−3のn−GaAs5を用いこの上に周知の液相エ
ピタキシャル法でn −G ao、7A l □、3A
S 1を6tt m 、 p −GaAs 2を0.3
μm 、 p−Ga0,7AI As3を0.5μ
m 、 p +−GaAs4を10.3 μm成長する(第3図a)。
次に全体の厚さが50〜100μmになるまでn−Ga
As5をラッピング及び化学エッチで削り取り、p−G
aAs4にはTiを0.03μm、Ptを0.2μm、
Auを1μm順次スパッタで付着し、オーミック電極6
を、またn−GaAs5にはAu−Ge合金を1μm蒸
着で付着しオーミック電極7を形成する。
(同図b)。次に電極6に厚い金のメッキを施しメッキ
層20を作る。
メッキ法としては金のシアン化物を用いる。
このメッキ液のメッキ速度は1時間当り1μmであった
放熱特性やメッキ後の取り扱い易さの点から考えてメッ
キ厚は50〜100μmが最適である。
(同図6)又メッキ金属としては全以外に銅あるいは銀
メッキでもよく、それらの多重層も有用である。
次に電極7上にフォトレジスト30を塗布しフォトエツ
チング技術を用いて第3図(d−2)(図(d−2)は
ウェファの上面図である。
以下同じ)に示したように400μmピッチで、<10
0>方向及び<010>方向に辺をもち一辺が200μ
mの長さの正方形の部分にのみレジスト30を残し他の
レジストを除去する(同図d)。
次にレジストを除去された部分のAu−Geコンタクト
7をヨウ化カリウム及びヨウ素の混液で完全に除去し、
n−GaAs5を露出させ、次に硫酸と過酸化水素水の
混液を用いてレジスト30を塗布しである領域以外のG
aAs及びGao、7Al。
、3Asをすべてエツチング除去する。
このエツチング液はGaAs及びG a□、7A l
g、3 A Sに対しエツチング速度がほぼ等しく、従
ってGaAsとGaO,7AI□、3Asの界面で段差
ができることがなくまたエツチングにより露出した側面
も非常に平担でありその側面をキャビティとして使用し
た場合も、発振しきい値は、へき開を用いた場合とほと
んど差のないことが実験的に確かめられた。
硫酸、過酸化水素水(過酸化水素31%含有)および水
はその体積比が3二1:1〜20:1:1で室温でエツ
チングした時がエツチングされた側面の平担性が非常に
良好であった(同図e)。
次にレジスト膜30をフッ酸で除去し、最後に金メッキ
層20を、素子が丁度真中に来るように<100>及び
<010>方向に沿って鋭くかつ薄質ナイフ等で切断す
ることにより放熱体付き素子は完成する(同図f)。
このようにして作製した素子は四面とも反射率が同じで
あるので、キャビティを構成する相対する二面をワック
ス等で保護し、他の二面を過酸化水素水とアンモニア水
の混液でエツチングすることにより荒らすか、糸のこぎ
りで切断するかして荒らす。
必要があれば第2図のように金メッキ層20を更に銅ブ
ロツク11上にマウントしてもよい。
実施例 2 ストライプ型レーザを本発明の製法を用いて作製する方
法を第4図とともに説明する。
基板nGaAs上にn G a□、7A ’0.3A
s 1 s p −GaAs2、p−Gao、7AIo
、3As3を成長するのは実施例1の場合と同じである
成長後金体の厚さを50〜100μmとしp−GaAs
4上にSiO2膜8を500OA化学蒸着法を用いて付
着し、く100〉方向に250μピツチで20μ巾のス
トライプ状の窓をその先端がp−GaAs4に達するま
で開ける(第4図a及び(a−2)図)。
次に5i02膜8及びストライプ部の全面にTiを0.
03μm 、 P tを0.2μm 、 A uを1μ
mスパッタで付着しオーミック電極6を、まりnGaA
s5にはAu Ge合金を1μm蒸着で付着しオーミ
ック電極7を形成する(同図す及び(b−2)図)。
次に電極6に金メッキ層20を50〜100μm形成し
、電極γ上にフォトエツチング技術を用いて、<100
>及び<010>方向に500μmピッチで一辺が25
0μmの長さの正方形の部分にのみレジスト30を付着
する。
但しその際、ストライプ部が付着されたレジスト30の
直下に来るようにする(同図e及び(c−2))。
以下は実施例1の場合と同様にしてレジスト膜30が付
着していない領域のGaAs及びG a□、7A1□、
3A Sをエツチング除去し、メッキ層20を<100
>及び<010>方向に500μmピッチで切ることに
よりストライプ型レーザが完成する。
その完成図を第4図dに示す。
実施例 3 金属のメッキ層を選択的に付設すると、工程の最後で金
メッキ層の切断が不要になる。
次に金メッキ層を選択的に付設したストライプ型レーザ
の例を挙げる。
電極用金属6及び7を付着するまでは実施例2と同じで
ある。
電極6にフォトレジスト膜30′を塗布し、フォトエツ
チング技術を用いて、500μmピッチで20μm巾に
レジスト30′を<100>及び<010>方向に残す
この場合<100>方向のレジスト30′は1つおきの
ストライプの真上に来るようにする。
(第5図a0第5図(a−2)の破線で示しであるのは
レジスト30′の残った部分のみである。
)次に電極6面に金メッキ膜20を50〜100μ厚成
長させる。
この際レジスト30′を塗布した部分にはメッキ層は形
成されない(同図b)。
次に電極7上にフォトレジスト30を塗布しフォトエツ
チング技術を用いてく1oo〉及び<010>方向に5
00μmピッチで一辺が250μmの正方形の部分にの
みレジスト30を残す。
但しその際レジスト30′で囲まれた正方形領域の丁度
中央部真上にレジスト30が残るようにする。
(同図C)以下は実施例1,2の場合と同じである。
この場合、金メッキ層20は1個ずつのダイオードに対
して分離しているのでエツチングにより各単体素子を残
して溶解除去する最後の工程で金メッキ層の切断が不要
となり、工程の簡易化がはかれる。
上述の3つの例のように半導体レーザ素子と厚いメッキ
層からなる放熱体を一体として形成する本発明は製造が
比較的容易であり、素子に歪を導入することも少なく、
各素子間のマウント工程に依存する特性のばらつきが非
常に少ない。
なお本発明の製法は発光ダイオードや他の半導体発光素
子に適用できるのは勿論のことである。
【図面の簡単な説明】
第1図は従来の方法により作成されたレーザ素子の構造
断面図、第2図a、bは本発明を用いて作製したレーザ
素子の概略構成図、第3図a −f、第4図a ”−d
、第5図a −eは本発明の各実施例における製造工程
図であって、各図における(a〜f−2)は同a−fの
平面構造図である。 1°−−−−−n −G a□、7A I 。 、3A s、2−・・p−GaAs、:3”””p −
Ga□、7A lo、3A S、4 ”−p−GaAs
、5・・・・・・n−GaAs16.7・・・・・・オ
ーミック電極、10・・・・・・ダイヤモンド、11・
・・・・・銅ブロック、20・・・・・・金メッキ層、
30・・・・・・フォトレジスト、8・・・・・・S
t 02膜。

Claims (1)

    【特許請求の範囲】
  1. 1 半導体レーザの活性領域に近い方の電極面に放熱体
    となる金属膜をメッキにより形成する工程と、前記活性
    領域に遠い方の電極側から硫酸、過酸化水素水(過酸化
    水素31%含有)および水の体積比3:1:1の混合液
    で選択的エツチングを行いキャビテイ面を形成する工程
    と、前記活性領域に遠い方の電極側から、過酸化水素水
    とアンモニア水の混合液で選択的エツチングを行いキャ
    ビティの側面を形成する工程とを有することを特徴とす
    る半導体レーザの製造方法。
JP50131594A 1975-10-31 1975-10-31 半導体レ−ザの製造方法 Expired JPS5831751B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP50131594A JPS5831751B2 (ja) 1975-10-31 1975-10-31 半導体レ−ザの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50131594A JPS5831751B2 (ja) 1975-10-31 1975-10-31 半導体レ−ザの製造方法

Publications (2)

Publication Number Publication Date
JPS5255480A JPS5255480A (en) 1977-05-06
JPS5831751B2 true JPS5831751B2 (ja) 1983-07-08

Family

ID=15061694

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50131594A Expired JPS5831751B2 (ja) 1975-10-31 1975-10-31 半導体レ−ザの製造方法

Country Status (1)

Country Link
JP (1) JPS5831751B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI228272B (en) 2003-09-19 2005-02-21 Tinggi Technologies Pte Ltd Fabrication of semiconductor devices
CN100452328C (zh) * 2003-09-19 2009-01-14 霆激技术有限公司 半导体器件上导电金属层的制作
SG130975A1 (en) 2005-09-29 2007-04-26 Tinggi Tech Private Ltd Fabrication of semiconductor devices for light emission
SG131803A1 (en) 2005-10-19 2007-05-28 Tinggi Tech Private Ltd Fabrication of transistors
SG140512A1 (en) 2006-09-04 2008-03-28 Tinggi Tech Private Ltd Electrical current distribution in light emitting devices

Also Published As

Publication number Publication date
JPS5255480A (en) 1977-05-06

Similar Documents

Publication Publication Date Title
CN1534841B (zh) 半导体激光器元件及其制造方法
US4236296A (en) Etch method of cleaving semiconductor diode laser wafers
JP4802556B2 (ja) チップ状電子部品の製造方法
JPS5831751B2 (ja) 半導体レ−ザの製造方法
CN116759498B (zh) 一种红光micro LED芯片及其制作方法
JP3307186B2 (ja) 半導体表面処理用治具
JPS5946113B2 (ja) 半導体レ−ザ素子およびその製造方法
JPH0638536B2 (ja) 半導体レ−ザ−の製造方法
JPS5858831B2 (ja) 半導体発光装置の製造方法
JPH0530315B2 (ja)
JP2001085741A (ja) 半導体素子および発光半導体素子
CN114024209B (zh) 一种氮化镓基微米线激光器及其制备方法
JPS58201383A (ja) 半導体発光装置
JPS59114884A (ja) 半導体装置の製造方法
JP2783240B2 (ja) 半導体レーザ素子
JPH0712099B2 (ja) 半導体レ−ザ素子の製造方法
JP4816993B2 (ja) 半導体レーザの製造方法
JP2022087393A (ja) Led素子及びその製造方法
JPH02181488A (ja) 半導体レーザ素子用ヒートシンク
JPS6054794B2 (ja) 光半導体装置
JP3033664B2 (ja) 半導体レーザ装置の製造方法
JPS61102085A (ja) 分布帰還型半導体レ−ザの製造方法
JPS6238875B2 (ja)
JPS63197395A (ja) 半導体レ−ザ装置およびその製造方法
JPH067622B2 (ja) 半導体レ−ザ装置の製造方法