JPS5830156A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS5830156A JPS5830156A JP56128373A JP12837381A JPS5830156A JP S5830156 A JPS5830156 A JP S5830156A JP 56128373 A JP56128373 A JP 56128373A JP 12837381 A JP12837381 A JP 12837381A JP S5830156 A JPS5830156 A JP S5830156A
- Authority
- JP
- Japan
- Prior art keywords
- pellet
- wiring
- potential
- substrate
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 239000008188 pellet Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000004020 conductor Substances 0.000 claims abstract 2
- 230000005611 electricity Effects 0.000 claims 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract description 9
- 239000000463 material Substances 0.000 abstract description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 3
- 239000012466 permeate Substances 0.000 abstract description 2
- 238000000034 method Methods 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 230000002542 deteriorative effect Effects 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 229910052782 aluminium Inorganic materials 0.000 description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 12
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008595 infiltration Effects 0.000 description 2
- 238000001764 infiltration Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 241001494479 Pecora Species 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- NBJBFKVCPBJQMR-APKOLTMOSA-N nff 1 Chemical compound C([C@H](NC(=O)[C@H](CCC(N)=O)NC(=O)[C@H](CCC(N)=O)NC(=O)[C@@H]1CCCN1C(=O)[C@H](CCCCN)NC(=O)[C@@H]1CCCN1C(=O)CC=1C2=CC=C(C=C2OC(=O)C=1)OC)C(=O)N[C@@H](CC=1C=CC=CC=1)C(=O)NCC(=O)N[C@@H](CC(C)C)C(=O)N[C@@H](CCCCNC=1C(=CC(=CC=1)[N+]([O-])=O)[N+]([O-])=O)C(=O)NCC(O)=O)C1=CC=CC=C1 NBJBFKVCPBJQMR-APKOLTMOSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はモノリシック集積回路（以下、ＩＣという）に
おけるベレットのアルミ配線布線及びリードフレームへ
のボンディング構成に関するものである。
おけるベレットのアルミ配線布線及びリードフレームへ
のボンディング構成に関するものである。
価格及び置型性の点から、モノリシックＩＣのパッケー
ジとしては、エポキシ等でｗ脂封止されたいわゆるモー
ルドパッケージが主流になっている。モールドパッケー
ジにおいては、耐湿性に優れていることが他の金属ケー
スやセラミ、クケースの分野まで進出できる重畳な条件
の一つになる。
ジとしては、エポキシ等でｗ脂封止されたいわゆるモー
ルドパッケージが主流になっている。モールドパッケー
ジにおいては、耐湿性に優れていることが他の金属ケー
スやセラミ、クケースの分野まで進出できる重畳な条件
の一つになる。
モールドパッケージの耐湿性試験として樵々のものが考
案されている。ＰＣＴ（プレ、シャ・り。
案されている。ＰＣＴ（プレ、シャ・り。
力・テスト）ヤＨＨＢＴ（高温高温バイアス試験）が代
表的な試験である。ＰＣＴにはバイアスを印加する場合
としない場合がある。
表的な試験である。ＰＣＴにはバイアスを印加する場合
としない場合がある。
第１図はバイアスを印加しない場合のＰＣＴ装置で１ハ
１は金属容器、２は安全弁％３は気圧針、４は金網、５
は供試サンプル、セして６は水である。試験時には、容
器全体が１２５℃の恒温槽に入れられる為、サンプル５
は１２５℃、２＃３気圧の高温の水蒸気中にさらされる
ことになる。
１は金属容器、２は安全弁％３は気圧針、４は金網、５
は供試サンプル、セして６は水である。試験時には、容
器全体が１２５℃の恒温槽に入れられる為、サンプル５
は１２５℃、２＃３気圧の高温の水蒸気中にさらされる
ことになる。
ＰＣＴ及びＨＨＢＴにおいて、耐湿不良サンプルを解析
した結果、水の浸入経路に関して以下のことがわかった
。それを第２図を用いて説明する。
した結果、水の浸入経路に関して以下のことがわかった
。それを第２図を用いて説明する。
第２図（１）はモールドパッケージされたＩＣの上面図
、（ロ）は断面図である。第２図において、２１はリー
ド、２２はモールド樹脂、２３はボンディングワイヤー
、２４はベレ、ｈｂ２ｓはポンディングパッド用のアル
イ電極、そして２６はリードフレーム基板である。ＰＣ
Ｔにおいて、水蒸気はリードと樹脂の弁面２７より浸入
し、ボンデイン／シイ’ｒ−２３を経由してボンディン
グパット２５の近傍に到着する。この結果、２５の近傍
の微細なアルン配線を水とのイオン化反応にょｐ断線さ
せる。
、（ロ）は断面図である。第２図において、２１はリー
ド、２２はモールド樹脂、２３はボンディングワイヤー
、２４はベレ、ｈｂ２ｓはポンディングパッド用のアル
イ電極、そして２６はリードフレーム基板である。ＰＣ
Ｔにおいて、水蒸気はリードと樹脂の弁面２７より浸入
し、ボンデイン／シイ’ｒ−２３を経由してボンディン
グパット２５の近傍に到着する。この結果、２５の近傍
の微細なアルン配線を水とのイオン化反応にょｐ断線さ
せる。
ところで、従来のモノリシックＩＣのベレットは１第３
図に示すようになっている。第３図（０は従来のモノリ
シ、クベレ、トの上面図、（→は断面図である。Ｇは最
低電位のポンディングパッドであり、内部素子への配線
のためにアルミニウムの布線が施されている。Ｆは、Ｇ
よりも高電位のアル建ニウム布線である。３１はリード
フレーム基Ｌ３４はベレｙ）、３３はウェハーよシペレ
ットを切９出す際に必要なスクライブ領域であハシリコ
ンが篇出している。今、パッド人からり−ドａヘボンデ
ィングがなされ、水分が侵入した場合について第３図（
→をもとく考案する。第３図（ロ）で、第３図（支）と
同一番号、記号が付されているものは同じものでおる。
図に示すようになっている。第３図（０は従来のモノリ
シ、クベレ、トの上面図、（→は断面図である。Ｇは最
低電位のポンディングパッドであり、内部素子への配線
のためにアルミニウムの布線が施されている。Ｆは、Ｇ
よりも高電位のアル建ニウム布線である。３１はリード
フレーム基Ｌ３４はベレｙ）、３３はウェハーよシペレ
ットを切９出す際に必要なスクライブ領域であハシリコ
ンが篇出している。今、パッド人からり−ドａヘボンデ
ィングがなされ、水分が侵入した場合について第３図（
→をもとく考案する。第３図（ロ）で、第３図（支）と
同一番号、記号が付されているものは同じものでおる。
３６は水分が侵入している部分であ夛、アル建ニウム布
線Ｆとスクライブ領域３３との間でイオン化反応が容易
に起９、アル電ニウム布線Ｆが断線する。すなわち、ベ
レット３４のサブストレート電位は最低電位で１ハそし
てスクライブ領域３３はシリコンが層重しているため、
アル建ニウム布線Ｆとスクライプ領域３３関に電位差を
生じている。なお、３５はシリコン酸化膜、８２Ｆ！ペ
レヅト３４をリードフレーム基板３１に！着するための
マウント材であ）、マウント材３２が非導電性の場合は
基板３１がフローティング状態とな夛、イオン化反応を
促進させて耐ｉ１％性が更に悪くなる。
線Ｆとスクライブ領域３３との間でイオン化反応が容易
に起９、アル電ニウム布線Ｆが断線する。すなわち、ベ
レット３４のサブストレート電位は最低電位で１ハそし
てスクライブ領域３３はシリコンが層重しているため、
アル建ニウム布線Ｆとスクライプ領域３３関に電位差を
生じている。なお、３５はシリコン酸化膜、８２Ｆ！ペ
レヅト３４をリードフレーム基板３１に！着するための
マウント材であ）、マウント材３２が非導電性の場合は
基板３１がフローティング状態とな夛、イオン化反応を
促進させて耐ｉ１％性が更に悪くなる。
本発明は係る従来構造の欠点￥を改善するためになされ
たものであプ、よりてその目的は耐湿性が向上された半
導体装置を提供することにるる。
たものであプ、よりてその目的は耐湿性が向上された半
導体装置を提供することにるる。
以下、図面をもとに本発明を説明する０本発明の一実施
例の上図面ｔ−第４図（イ）に、断面図を（切にそれぞ
れ示す、第４因においても、第３図の従来例と同一部分
については同一番号、記号を付しである０本発明では、
ベレット３４の全周をアルミニウム配線すでかこみ、か
つこのフル建ニウム配＃Ｉｂと電気的に！ｌ＆ｌされる
２個のポンディングパッドＧ、、Ｇ、を設け、さらにボ
ンティングパ。
例の上図面ｔ−第４図（イ）に、断面図を（切にそれぞ
れ示す、第４因においても、第３図の従来例と同一部分
については同一番号、記号を付しである０本発明では、
ベレット３４の全周をアルミニウム配線すでかこみ、か
つこのフル建ニウム配＃Ｉｂと電気的に！ｌ＆ｌされる
２個のポンディングパッドＧ、、Ｇ、を設け、さらにボ
ンティングパ。
ドのうち１個はリードフレーム基板３１のｇｇヘボンデ
ィングし、他の１個は最低電位のリード端子ｇ、にボン
ティングしたことを％黴としている。
ィングし、他の１個は最低電位のリード端子ｇ、にボン
ティングしたことを％黴としている。
尚、パッドＧ１又はＧ、はベレット３４に構成された回
路の緑地用ポンディングパッドとして用いて４よい。
路の緑地用ポンディングパッドとして用いて４よい。
８４図（→に示したように、本発明では３６の部分に水
分が浸入しても、アルミニウム配＠ｂとスクライブ領域
３３は同電位なのでイオン化反応の進行が非常に遅い、
又、リードフレーム基板３１とベレット３４とはボンデ
ィングワイヤーによりＧ、とＫｍ間で接続されているの
で常に最低電位に保たれ、従来例のようにマット材３２
が非導電性の場合でもリードフレーム基板３１がフロー
ティング状態になるというむとがない。
分が浸入しても、アルミニウム配＠ｂとスクライブ領域
３３は同電位なのでイオン化反応の進行が非常に遅い、
又、リードフレーム基板３１とベレット３４とはボンデ
ィングワイヤーによりＧ、とＫｍ間で接続されているの
で常に最低電位に保たれ、従来例のようにマット材３２
が非導電性の場合でもリードフレーム基板３１がフロー
ティング状態になるというむとがない。
更に、第５図に示すように１本発明に係る構造のベレッ
トに多量の水分１００が浸入して内部配ＭＡＣまで達し
た場合を考案する。耐湿的に最も厳しい場所鵬最高電位
のボンディングパッドｖ＠ｅ部分でめる。水分１ｏｏｏ
浸入により内部配線Ｃとｖ、、間にイオ・ン化反応が進
行するが、１ｉｔｌ述したように、最低電位の配１Ｉｌ
ｂがｖ、ｅの最適電位バ。
トに多量の水分１００が浸入して内部配ＭＡＣまで達し
た場合を考案する。耐湿的に最も厳しい場所鵬最高電位
のボンディングパッドｖ＠ｅ部分でめる。水分１ｏｏｏ
浸入により内部配線Ｃとｖ、、間にイオ・ン化反応が進
行するが、１ｉｔｌ述したように、最低電位の配１Ｉｌ
ｂがｖ、ｅの最適電位バ。
ドの外周に６るため、パッドｖ、、とアルミニウム配線
す間の尋価的インピーダンスＲｂでの反応が、パッドｖ
６゜と配線Ｃ間の等価的インピーダンス札での反応より
も速い、しか４．試験が長時間合なわれてパッドＶ の
一部乃至配線すの４゜近傍のＣ アル１ニクム配線が１ケ所切断しても回路動作を正常に
行なう、それ故、内部配ＭＣが断線して回路動作が不能
になるということが避けられる。なお％２００はボンデ
ィングワイヤを示す。
す間の尋価的インピーダンスＲｂでの反応が、パッドｖ
６゜と配線Ｃ間の等価的インピーダンス札での反応より
も速い、しか４．試験が長時間合なわれてパッドＶ の
一部乃至配線すの４゜近傍のＣ アル１ニクム配線が１ケ所切断しても回路動作を正常に
行なう、それ故、内部配ＭＣが断線して回路動作が不能
になるということが避けられる。なお％２００はボンデ
ィングワイヤを示す。
従りて本発明に係る構造の半導体集積回路は従来構造に
比べて下記の特徴を有する。
比べて下記の特徴を有する。
ｌ）ベレット全周をかむんでいる最低電位のアル建配線
は水分侵入経路と等電位であるのでイオン化反応が非常
に遅く断線しにくい、又、内部微細配縁のイオン反応の
進行を遅くする働睡をする。
は水分侵入経路と等電位であるのでイオン化反応が非常
に遅く断線しにくい、又、内部微細配縁のイオン反応の
進行を遅くする働睡をする。
２）もし多量の水分が侵入して周辺の最低電位ののアル
ン配線が１ケ所切断しても回路動作を正常に行なう。
ン配線が１ケ所切断しても回路動作を正常に行なう。
３）ペレット全周を均一なアルｉ配線で囲んでいるため
、ベレットと樹脂あるいはベレットとプリコート材との
密着性が良くな多針湿性が゛あががる。
、ベレットと樹脂あるいはベレットとプリコート材との
密着性が良くな多針湿性が゛あががる。
４）チップサイズ的には従来構増と同一にで自る。
次の第１表および第２表は、本発明と従来例とにおける
ＰＣＴ及びＨＨＢＴでの試験結果を示したものである。
ＰＣＴ及びＨＨＢＴでの試験結果を示したものである。
第１および第２表よシ、本発明では耐湿性が非常に向上
していることが判る。
していることが判る。
第１表
第２表
なお、いｔまではアナログＩＣのようなｐｍサブストレ
ートにＮｆｆ１エピタキシヤルが形成され、サブストレ
ートを最低電位にする必要がある場合について述べてき
たが、０ＭＯ８ＩＣのように基板を鰻高電位にする必要
があるものについては、第４図の配線ｂｔ−最高電位の
リードにボンディングして接続することによシ、同様に
耐湿性向上ｔ−はかることかで龜る。
ートにＮｆｆ１エピタキシヤルが形成され、サブストレ
ートを最低電位にする必要がある場合について述べてき
たが、０ＭＯ８ＩＣのように基板を鰻高電位にする必要
があるものについては、第４図の配線ｂｔ−最高電位の
リードにボンディングして接続することによシ、同様に
耐湿性向上ｔ−はかることかで龜る。
第１図は耐湿を調べるためのＰＣＴ装置を示す図、第２
図（イ）はモールドパッケージされたＩＣの上面図、（
ロ）はその断面図、第３図（（イ）は従来のモノリシッ
クベレットの上面図、（ロ）はその断面図、第４図（イ
）は本発明に係るモノリシックベレットの上面図、（ロ
）はその断面図、第５図は本発明に係るモノリシックベ
レットに多量の水分が浸入した場合に内部配線を保睦す
る働籾を示す図である。 Ｇｌ 、Ｇ、・・・接地用ポンディングパッド、ｂ・・
・アル１ニクム線％３３・・・スクライプ領域、３４・
・・ベレット、ｖｃ、・・・飯高電位パッド、３１・・
・リードフレーム基板、Ｋｓ ・・・接地リード。 羊 ２ （ｕ′） 図
図（イ）はモールドパッケージされたＩＣの上面図、（
ロ）はその断面図、第３図（（イ）は従来のモノリシッ
クベレットの上面図、（ロ）はその断面図、第４図（イ
）は本発明に係るモノリシックベレットの上面図、（ロ
）はその断面図、第５図は本発明に係るモノリシックベ
レットに多量の水分が浸入した場合に内部配線を保睦す
る働籾を示す図である。 Ｇｌ 、Ｇ、・・・接地用ポンディングパッド、ｂ・・
・アル１ニクム線％３３・・・スクライプ領域、３４・
・・ベレット、ｖｃ、・・・飯高電位パッド、３１・・
・リードフレーム基板、Ｋｓ ・・・接地リード。 羊 ２ （ｕ′） 図
Claims (1)
- 半導体ペレットの全周を導電体層でかこみ、該導電体層
を上記半導体ペレットが接着される＋７−ドフレーム基
板に電気的に接続し、かつ上記半導体ベレットに供給さ
れる最低又は最高電位を上記導電体層に供給することを
特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56128373A JPS5830156A (ja) | 1981-08-17 | 1981-08-17 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56128373A JPS5830156A (ja) | 1981-08-17 | 1981-08-17 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5830156A true JPS5830156A (ja) | 1983-02-22 |
Family
ID=14983215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56128373A Pending JPS5830156A (ja) | 1981-08-17 | 1981-08-17 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5830156A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4826077A (ja) * | 1971-08-06 | 1973-04-05 | ||
| JPS50157065A (ja) * | 1974-06-07 | 1975-12-18 | ||
| JPS5224833A (en) * | 1975-08-19 | 1977-02-24 | Hideo Ikuta | Rubber plant having variegated foliages |
| JPS54161273A (en) * | 1978-06-09 | 1979-12-20 | Nec Corp | Semiconductor device |
-
1981
- 1981-08-17 JP JP56128373A patent/JPS5830156A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4826077A (ja) * | 1971-08-06 | 1973-04-05 | ||
| JPS50157065A (ja) * | 1974-06-07 | 1975-12-18 | ||
| JPS5224833A (en) * | 1975-08-19 | 1977-02-24 | Hideo Ikuta | Rubber plant having variegated foliages |
| JPS54161273A (en) * | 1978-06-09 | 1979-12-20 | Nec Corp | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3591839A (en) | Micro-electronic circuit with novel hermetic sealing structure and method of manufacture | |
| US4761386A (en) | Method of fabricating conductive non-metallic self-passivating non-corrodable IC bonding pads | |
| JPH0357618B2 (ja) | ||
| US4467345A (en) | Semiconductor integrated circuit device | |
| US4104697A (en) | Discrete, fixed-value capacitor | |
| US4622576A (en) | Conductive non-metallic self-passivating non-corrodable IC bonding pads | |
| JP2000269166A (ja) | 集積回路チップの製造方法及び半導体装置 | |
| JPH0590451A (ja) | 半導体集積回路及びその実装装置製造方法 | |
| US6507103B2 (en) | Semiconductor device | |
| JPS5830156A (ja) | 半導体集積回路 | |
| US5736452A (en) | Method of manufacturing a hybrid integrated circuit | |
| JPS615562A (ja) | 半導体装置 | |
| US20020106903A1 (en) | Manufacturing method of semiconductor device | |
| JPH06163629A (ja) | 半導体集積回路のボンディングパッド構造 | |
| JPH05326618A (ja) | 半導体装置 | |
| JPS617638A (ja) | 半導体装置 | |
| JPS6158248A (ja) | 薄型半導体装置 | |
| GB1250248A (ja) | ||
| JPH041737Y2 (ja) | ||
| KR200148753Y1 (ko) | 반도체 패키지 | |
| JPS63108727A (ja) | 半導体装置 | |
| JP2536626Y2 (ja) | 混成集積回路 | |
| JPS60262434A (ja) | 半導体装置 | |
| JPH027447A (ja) | 樹脂封止型半導体装置 | |
| JPS59210645A (ja) | 樹脂封止型半導体装置の製法 |