JPS63108727A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS63108727A
JPS63108727A JP25448086A JP25448086A JPS63108727A JP S63108727 A JPS63108727 A JP S63108727A JP 25448086 A JP25448086 A JP 25448086A JP 25448086 A JP25448086 A JP 25448086A JP S63108727 A JPS63108727 A JP S63108727A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
chip
insulating film
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25448086A
Other languages
English (en)
Inventor
Kazumasa Satsuma
薩摩 和正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP25448086A priority Critical patent/JPS63108727A/ja
Publication of JPS63108727A publication Critical patent/JPS63108727A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置に関し、特にその信頼性の改善
に関するものである。
〔従来の技術〕
従来の技術を、第2図を用いて説明する。
第2図は、n型エピタキシャル基板に形成されたnpn
)ランジスタを示す図である。この図で示されるトラン
ジスタでは、まず、n1基&l上に成長させたn〕エピ
タキシャル層2にポロンを拡散してp型ベース領域3を
形成し、次にリンを拡散することによってn型のエミッ
タ領域4およびチャネルストンバ領域5を形成する。そ
して、所定の部分の酸化11’JW6を残して酸化膜を
除去し、アルミニウム電極7を形成して最後に保護膜と
してシリコン窒化1!J8をチップ全面に形成し、外部
電極取り出し部lOおよびチップ周辺のグイシング領域
9のシリコン窒化1118を除去して完成する。
〔発明が解決しようとする問題点〕
モールドタイプのトランジスタの場合、モールド材が水
分を吸収して膨潤する結果、モールド内部に容易に水分
が侵入する。このため、モールドパッケージに使用され
るトランジスタには、チップ自体に、侵入した汚染に対
する優れた耐性、特に耐湿性が要求される。
従来は、トランジスタの最表面は2−8笛t%のリンを
含んだりん珪酸ガラス(以下PSGと呼ぶ)で被われて
いた。これは、リンが重合域イオンをゲッターしてシリ
コン表面を安定化する効果があるからであった。しかし
、一方ではリンは吸湿性があるために素子に侵入した水
分を吸収して特性に悪影響を及ぼし、低電流での電流増
幅率を低下させたり、漏れ電流を増加させたりする問題
がある。そのため、最近ではpsc19!の上にさらに
シリコン窒化膜を形成して保護Mりとして使用している
ところが、従来のシリコン窒化膜を用いるトランジスタ
では、第2図のようにしてチップ周辺部のアルミニウム
電極上でシリコン窒化膜を終端していたので、チップ外
部にアルミニウムが露出することになり、シリコン窒化
膜とアルミニウムとの界面、あるいはアルミニウムとシ
リコンとの界面から水分等が侵入するために、チップの
周辺部でシリコン窒化膜が剥離し、あるいはクランクが
発生して、いた、その結果、シリコン窒化膜が有効に働
かずあまり耐湿性が改善されなかった。
この発明は上記のような問題点を解消するためになされ
たもので、保護膜の剥離あるいはクランクを防止でき、
素子の信頼性の高い半導体装置を得ることを目的とする
〔問題点を解決するための手段〕
この発明に係る半導体装置は、半導体素子側面を被い基
板まで達するように第2の絶縁膜を形成したものである
〔作用〕
この発明においては、半導体素子側面をシリコン窒化膜
等の第2の絶縁膜で被うことにより、この部分からの汚
染、特に水分の侵入が抑えられる。
〔実施例〕
第1図によりこの発明の一実施例を説明する。
第1図は、第2図と同じ(npnのエピタキシャルトラ
ンジスタを示す図である0図において、1はn1基板、
2はこの基板1上に成長されたn−エピタキシャル層、
3はこのエピタキシャル層2にボロンを拡散して形成さ
れたp型ベース領域、4はn型エミフタ領域、5はチャ
ネルストッパ領域、6は第1の絶縁膜である酸化膜、7
はアルミニウム電極、8は保護膜となる第2の絶縁膜で
あるシリコン窒化膜、9はダイシング領域、loは外部
電極取り出し部である。また、線A−A″はウェハ上で
の隣接チップとの境界を示している。
この半導体装置の製造方法は従来とほぼ同様であり、た
だチップ周辺部でのシリコン窒化膜8の終端の仕方が違
っているだけである。つまり、チップ外部にアルミニウ
ム7とシリコン5との界面およびアルミニウム7とシリ
コン窒化膜8との界面が露出しないように、シリコン窒
化1f9!8でその部分のチップ側面を基板まで被って
いる。これにより、この部分からの汚染、特に水分の侵
入が抑えられ、従来のトランジスタで発生していた保護
膜の剥離あるいはクランクを解消することができ、素子
の耐湿性が改善される。
第3図は、チップ周辺にアルミニウム電極が無い場合の
シリコン窒化膜8終端部を拡大して示したものであり、
この場合はPSGlfi6とシリコン5との界面が露出
しないようにその部分をシリコン窒化膜8で被っている
なお、以上の葎1では、npnl−ランジスタを用いて
説明したが、pnp)ランジスタ、あるいはMO3I−
ランジスタ、あるいはICにおいても本発明は有効であ
る。
また、シリコン窒化膜8の代りにシリコン酸化膜、ある
いはポリイミドのような樹脂を用いても本発明が有効で
あることは言うまでもない。
(発明の効果〕 以上説明したように、この発明に係る半導体装置によれ
ば、第2の絶縁膜を平導体素子側面を被い基板まで達す
るように形成したので、この部分からの汚染、特に水分
の侵入を抑えることができ、従来発生していた保Pil
lの剥離あるいはクランクを解消することができ、素子
の信頼性を向上できる効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例による半導体装置を示す断面
図、第2図は従来の半導体装置を示す断面図、第3図は
本発明の他の実施例による半導体装置を示す断面図であ
る。 1はn型半導体基板、2はn型エピタキシャル層、3は
p型ベース領域、4はn型エミフタ領域、5はn型チャ
ネルストッパ領域、6はpsc膜、7はアルミニウム電
極、8はシリコン窒化膜、9はダイシング領域、IOは
外部重極取り出し用の穴である。 なお、図中、同一符号は同−又は相当部分を示す。

Claims (4)

    【特許請求の範囲】
  1. (1)1主面上に複数の半導体素子を形成した半導体基
    板と、該主面上を保護してなる第1の絶縁膜と、上記半
    導体素子間を電気的に接続する金属膜と、上記第1の絶
    縁膜と該金属膜の上に形成された第2の絶縁膜とを有し
    、上記半導体素子周囲に上記半導体基板を露出させてな
    る半導体装置において、 上記第2の絶縁膜は上記半導体素子の側面を被い、上記
    半導体基板まで達するように形成されたものであること
    を特徴とする半導体装置。
  2. (2)上記第2の絶縁膜はシリコン窒化膜であることを
    特徴とする特許請求の範囲第1項記載の半導体装置。
  3. (3)上記第2の絶縁膜はシリコン酸化膜であることを
    特徴とする特許請求の範囲第1項記載の半導体装置。
  4. (4)上記第2の絶縁膜はポリイミド膜であることを特
    徴とする特許請求の範囲第1項記載の半導体装置。
JP25448086A 1986-10-24 1986-10-24 半導体装置 Pending JPS63108727A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25448086A JPS63108727A (ja) 1986-10-24 1986-10-24 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25448086A JPS63108727A (ja) 1986-10-24 1986-10-24 半導体装置

Publications (1)

Publication Number Publication Date
JPS63108727A true JPS63108727A (ja) 1988-05-13

Family

ID=17265636

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25448086A Pending JPS63108727A (ja) 1986-10-24 1986-10-24 半導体装置

Country Status (1)

Country Link
JP (1) JPS63108727A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03197036A (ja) * 1989-12-26 1991-08-28 Sekisui Chem Co Ltd 複合断熱シート
JP2001287293A (ja) * 2000-04-05 2001-10-16 Honda Motor Co Ltd 積層樹脂成形品およびその製造方法
JP2003200515A (ja) * 2003-01-29 2003-07-15 Honda Motor Co Ltd 積層樹脂材

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03197036A (ja) * 1989-12-26 1991-08-28 Sekisui Chem Co Ltd 複合断熱シート
JP2001287293A (ja) * 2000-04-05 2001-10-16 Honda Motor Co Ltd 積層樹脂成形品およびその製造方法
JP2003200515A (ja) * 2003-01-29 2003-07-15 Honda Motor Co Ltd 積層樹脂材

Similar Documents

Publication Publication Date Title
US3197681A (en) Semiconductor devices with heavily doped region to prevent surface inversion
US3628107A (en) Passivated semiconductor device with peripheral protective junction
JPS57211272A (en) Semiconductor device
US3628106A (en) Passivated semiconductor device with protective peripheral junction portion
GB1515179A (en) Semiconductor devices
US3772577A (en) Guard ring mesa construction for low and high voltage npn and pnp transistors and diodes and method of making same
JPS61158177A (ja) 半導体装置
US3627598A (en) Nitride passivation of mesa transistors by phosphovapox lifting
US3716765A (en) Semiconductor device with protective glass sealing
US4199860A (en) Method of integrating semiconductor components
US4400716A (en) Semiconductor device with glass layer contacting outer periphery of guard ring and adjacent substrate
JPS63108727A (ja) 半導体装置
JPS6156608B2 (ja)
US4860083A (en) Semiconductor integrated circuit
JP3475634B2 (ja) ツェナーダイオードおよびその製造方法
JPH0888351A (ja) ゲートターンオフサイリスタ
JPH0728044B2 (ja) ガラス被覆半導体チツプの製造方法
US3967309A (en) Semiconductor device with a semiconductor substrate having dielectrically isolated functional regions
JPS6321341B2 (ja)
US4282538A (en) Method of integrating semiconductor components
JP3133425B2 (ja) 半導体装置及びその製造方法
JP2757870B2 (ja) 半導体装置
US20160035560A1 (en) Carrier System For Processing Semiconductor Substrates, and Methods Thereof
JPH06188436A (ja) 半導体装置
JPS60103661A (ja) 半導体集積回路装置