JPH06163629A - 半導体集積回路のボンディングパッド構造 - Google Patents

半導体集積回路のボンディングパッド構造

Info

Publication number
JPH06163629A
JPH06163629A JP43A JP31754292A JPH06163629A JP H06163629 A JPH06163629 A JP H06163629A JP 43 A JP43 A JP 43A JP 31754292 A JP31754292 A JP 31754292A JP H06163629 A JPH06163629 A JP H06163629A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
bonding pad
wire
pad
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP43A
Other languages
English (en)
Inventor
Ryuji Yamamura
龍司 山村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP43A priority Critical patent/JPH06163629A/ja
Publication of JPH06163629A publication Critical patent/JPH06163629A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 半導体基板とワイヤとの耐圧の低下を防止す
る。 【構成】 半導体基板１１上に酸化シリコン層２を介し
てボンディングパッド１３が形成され、このボンディン
グパッド１３に隣接して半導体基板１１の端部にダミー
パッド１４が形成される。ボンディングパッド１３及び
ダミーパッド１４を被って形成される窒化シリコン層１
５は、ダミーパッド１４上で盛り上がり、ボンディング
パッド１３に接続されるワイヤ１８を支持する。これに
より、ワイヤ１８が垂れ下がって半導体基板１１の端部
に接触することがなくなる

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、リードとの接続が成さ
れるワイヤが接続される半導体集積回路のボンディング
パッド構造に関する。
【０００２】
【従来の技術】図３は、従来の半導体集積回路のボンデ
ィングパッド構造を示す断面図である。シリコン等の半
導体基板１上には、複数の回路素子が形成され、これら
の回路素子どうしが多結晶シリコンやアルミニウム等の
配線によって接続されて種々の回路が構成される。ま
た、半導体基板１の周辺部には、酸化シリコン層２を介
して島状にアルミニウムが積層されるボンディングパッ
ド３が複数形成され、回路素子への電力の供給あるいは
信号の入出力をするための入出力端子として用いられ
る。そして、回路素子や各種の配線が形成された半導体
基板１上に表面保護膜として窒化シリコン層４が形成さ
れる。このような半導体基板１は、通常シリコンウエハ
上に複数個が同時に形成され、所定の製造工程を経た後
にダイシングされて個々の基板に切り分けられる。
【０００３】切り分けられた個々の半導体基板１は、銅
やニッケル合金等を材料とするリードフレームのアイラ
ンド部５にそれぞれ装着される。さらに、半導体基板１
上のボンディングパッド３と、アイランド部５の周辺部
に配列される複数のリード６とが金やアルミニウムのワ
イヤボンディングによって形成されるワイヤ７で接続さ
れる。このワイヤボンディングでは、ボンディングパッ
ド３上の窒化シリコン層４をエッチングにより除去して
ボンディングパッド３を露出させた後、ボンディングパ
ッド３表面に溶融したワイヤ材料を密着させ、この材料
をボンディングパッド３からリード６の方向に引き伸ば
してリード６の先端部に密着させることによってワイヤ
７が形成される。ワイヤボンディングが完了した後に
は、半導体基板１がワイヤ７及びリードフレームと共に
絶縁樹脂によって封止され、パッケージが形成される。
【０００４】
【発明が解決しようとする課題】シリコンウエハの状態
から個々の半導体基板１を切り分けるダイシングの工程
においては、各半導体基板１の境界部分に設定されるダ
イシング領域を切ることになるが、ダイアモンドカッタ
ー等の物理的手段を用いてダイシングが行われる場合に
は、ダイシング領域に隣接する半導体基板１の端部で酸
化シリコン層２及び窒化シリコン層４が破壊され、半導
体基板１が露出されてしまう。このように半導体基板１
の端部が露出すると、ボンディングパッド３からリード
６にワイヤ７を接続するワイヤボンディングにおいて、
ワイヤ７が半導体基板１に接触し、半導体基板１とワイ
ヤ７との間にリーク電流が流れる虞がある。このため、
ワイヤボンディング工程における不良発生が増加し、製
造歩留まりの低下を招く要因の一つとなっている。
【０００５】そこで本発明は、ダイシングの際に露出す
る半導体基板１に、ワイヤ７が接触しにくくなるような
ボンディングパッド構造の提供を目的とする。
【０００６】
【課題を解決するための手段】本発明は、上述の課題を
解決するために成されたもので、その特徴とするところ
は、複数の回路素子が集積化された半導体基板と、この
半導体基板の表面を被う第１の絶縁層と、上記半導体基
板の少なくとも１側辺部で上記絶縁層上に配置され、上
記回路素子に電気的に接続される電極層と、この電極層
に隣接し、上記半導体基板の端部近傍に配置されるダミ
ー電極層と、上記電極層及び上記ダミー電極層を被う第
２の絶縁層と、を備えたことにある。
【０００７】
【作用】本発明によれば、半導体基板の端部に設けられ
るダミー配線層上で第２の絶縁層が盛り上がるため、ボ
ンディングパッドとなる電極層からボンディングワイヤ
を引き伸ばしたときに、絶縁層の盛り上がり部分でワイ
ヤが支持されて半導体基板の端部に接触しにくくなる。
【０００８】
【実施例】図１は、本発明のボンディングパッド構造を
示す断面図である。半導体基板１１には、図３に示す半
導体基板１と同様に、複数の回路素子が形成され、これ
らの回路素子が多層の配線によって接続されて各種の回
路が構成される。また、半導体基板１１の周辺部には、
酸化シリコン層１２を介してボンディングパッド１３が
形成され、これと同時にダミーパッド１４がボンディン
グパッド１３に隣接して半導体基板１１の端部に形成さ
れる。これらのボンディングパッド１３及びダミーパッ
ド１４は、回路素子を接続する多層の配線の最上層の配
線として形成され、通常はアルミニウムを積層して形成
される。さらに、ボンディングパッド１３及びダミーパ
ッド１４を被って窒化シリコン層１５が表面保護膜とし
て形成される。そして、半導体基板１１がリードフレー
ムのアイランド部１６上に装着され、窒化シリコン層１
５に設けられる開口部に露出するボンディングパッド１
３とアイランド部１６の周辺部に配列されるリード１７
とが、ワイヤボンディングにより形成されるワイヤ１８
で接続される。このとき、ダミーパッド１４上の窒化シ
リコン層１５の盛り上がりによってワイヤ１８が支持さ
れることから、ワイヤ１８の垂れ下がりが無くなり、ダ
イシングの際に露出する半導体基板１１の表面にワイヤ
１８が接触しにくくなる。なお、ワイヤ１８を形成する
ワイヤボンディング工程は、従来の工程と同一である。
【０００９】ところで、ボンディングパッド１３及びダ
ミーパッド１４については、一体化して形成することも
可能である。即ち、図２に示すように、半導体基板１１
の端部にまで延長してボンディングパッド２０を形成
し、端部から離れた側にワイヤ１８を接続するようにす
る。この場合、ダイシングの際に半導体基板１１の端部
で窒化シリコン層１５が破壊されてボンディングパッド
２０が露出し、その露出部分でワイヤ１８との接触が生
じたとしても差し支えがないことから、半導体基板１１
の端部まで延長されたボンディングパッド２０が不良を
招くことはない。
【００１０】また、図１に示したダミーパッド１４につ
いても、ボンディングパッド１３と同一電位とするよう
に、ボンディングパッド１３をダミーパッド１４に連続
するように形成すれば、図２の場合と同様にしてダミー
パッド１４が不良を招くことはない。
【００１１】
【発明の効果】本発明によれば、ボンディングパッドに
接続されるワイヤが垂れ下がって半導体基板に接触する
ことがなくなるため、ワイヤと半導体基板との耐圧が保
たれて信頼性を向上できると共に、ワイヤを形成するワ
イヤボンディング工程での製造歩留まりの低下を防止す
ることができる。
【図面の簡単な説明】
【図１】本発明の一実施例を示す断面図である。
【図２】本発明の他の実施例を示す断面図である。
【図３】従来の半導体集積回路のボンディングパッド構
造を示す断面図である。
【符号の説明】
１、１１ 半導体基板 ２、１２ 酸化シリコン層 ３、１３、２０ ボンディングパッド ４、１５ 窒化シリコン層 ５、１６ アイランド ６、１７ リード ７、１８ ワイヤ

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 複数の回路素子が集積化された半導体基
    板と、この半導体基板の表面を被う第１の絶縁層と、上
    記半導体基板の少なくとも１側辺部で上記絶縁層上に配
    置され、上記回路素子に電気的に接続される電極層と、
    この電極層に隣接し、上記半導体基板の端部近傍に配置
    されるダミー電極層と、上記電極層及び上記ダミー電極
    層を被う第２の絶縁層と、を備え、上記電極層上の上記
    第２の絶縁層に開口されたコンタクトホールを通して上
    記電極層に導電線が接続されることを特徴とする半導体
    集積回路のボンディングパッド構造。
  2. 【請求項２】 上記ダミー電極層が上記電極層に連続さ
    せ、互いに同一電位とすることを特徴とする請求項１記
    載の半導体集積回路のボンディングパッド構造。
JP43A 1992-11-26 1992-11-26 半導体集積回路のボンディングパッド構造 Pending JPH06163629A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP43A JPH06163629A (ja) 1992-11-26 1992-11-26 半導体集積回路のボンディングパッド構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP43A JPH06163629A (ja) 1992-11-26 1992-11-26 半導体集積回路のボンディングパッド構造

Publications (1)

Publication Number Publication Date
JPH06163629A true JPH06163629A (ja) 1994-06-10

Family

ID=18089419

Family Applications (1)

Application Number Title Priority Date Filing Date
JP43A Pending JPH06163629A (ja) 1992-11-26 1992-11-26 半導体集積回路のボンディングパッド構造

Country Status (1)

Country Link
JP (1) JPH06163629A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012134710A1 (en) * 2011-03-25 2012-10-04 Ati Techologies Ulc Semiconductor chip with supportive terminal pad
JP2015050383A (ja) * 2013-09-03 2015-03-16 ルネサスエレクトロニクス株式会社 半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012134710A1 (en) * 2011-03-25 2012-10-04 Ati Techologies Ulc Semiconductor chip with supportive terminal pad
US8647974B2 (en) 2011-03-25 2014-02-11 Ati Technologies Ulc Method of fabricating a semiconductor chip with supportive terminal pad
JP2015050383A (ja) * 2013-09-03 2015-03-16 ルネサスエレクトロニクス株式会社 半導体装置
CN104425423A (zh) * 2013-09-03 2015-03-18 瑞萨电子株式会社 半导体器件
EP2849224A2 (en) 2013-09-03 2015-03-18 Renesas Electronics Corporation Semiconductor device
US9299632B2 (en) 2013-09-03 2016-03-29 Renesas Electronics Corporation Semiconductor device
US9659888B2 (en) 2013-09-03 2017-05-23 Renesas Electronics Corporation Semiconductor device

Similar Documents

Publication Publication Date Title
US5357139A (en) Plastic encapsulated semiconductor device and lead frame
JP3676646B2 (ja) 半導体パッケージ及びその製造方法
KR100328143B1 (ko) 계층화된 도전 평면을 갖는 리드 프레임
JPH0817859A (ja) 半導体装置
JP2001085361A (ja) 半導体装置およびその製造方法
US4467345A (en) Semiconductor integrated circuit device
JPH05326735A (ja) 半導体装置及びその製造方法
JPS5992556A (ja) 半導体装置
US6864587B2 (en) Semiconductor device
JPH06163629A (ja) 半導体集積回路のボンディングパッド構造
EP0415106B1 (en) Lead frames for semiconductor device
JPH0645504A (ja) 半導体装置
KR20040074897A (ko) 반도체 장치
JP2539763B2 (ja) 半導体装置の実装方法
JPS62154769A (ja) 半導体装置
JP3702152B2 (ja) 半導体装置
JPS6158248A (ja) 薄型半導体装置
JPH0476927A (ja) 半導体集積回路
JPH07335818A (ja) 半導体装置
JPS6146049A (ja) 半導体装置
JP4097486B2 (ja) 回路装置の製造方法
JP2745887B2 (ja) 樹脂封止型半導体装置
JPS617638A (ja) 半導体装置
JPH06283659A (ja) 半導体装置
JPH07312414A (ja) 半導体集積回路装置およびその製造方法