JPS582955A - 待機冗長系の自己診断装置 - Google Patents
待機冗長系の自己診断装置Info
- Publication number
- JPS582955A JPS582955A JP56100416A JP10041681A JPS582955A JP S582955 A JPS582955 A JP S582955A JP 56100416 A JP56100416 A JP 56100416A JP 10041681 A JP10041681 A JP 10041681A JP S582955 A JPS582955 A JP S582955A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- self
- circuit
- redundant system
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
- F02D—CONTROLLING COMBUSTION ENGINES
- F02D41/00—Electrical control of supply of combustible mixture or its constituents
- F02D41/24—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means
- F02D41/26—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means using computer, e.g. microprocessor
- F02D41/266—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means using computer, e.g. microprocessor the computer being backed-up or assisted by another circuit, e.g. analogue
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Combustion & Propulsion (AREA)
- Mechanical Engineering (AREA)
- Hardware Redundancy (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、メイン回路の故障時にサブ回路が作動して／
々ラックップを行なう待機冗長系の自己診断装置に関す
るものである。
々ラックップを行なう待機冗長系の自己診断装置に関す
るものである。
近年、電子技術の急速な発達に伴なって、各種装置に電
子制御系が取り入れられている。この場合、電装装置等
のように安全確保のために高信頼性が要求される制御系
に於いては待機冗長系が用いられている。この待機冗長
系は、メイン回路の故障時に作動して制御系のノ々ツク
アップを行なうものであって、第１図にマイクロコンビ
エータを用い九待機冗長系を有する制御回路の一例を示
す。
子制御系が取り入れられている。この場合、電装装置等
のように安全確保のために高信頼性が要求される制御系
に於いては待機冗長系が用いられている。この待機冗長
系は、メイン回路の故障時に作動して制御系のノ々ツク
アップを行なうものであって、第１図にマイクロコンビ
エータを用い九待機冗長系を有する制御回路の一例を示
す。
第１図に於いて、メインマイクロコンピュータ１は各種
情報を入力として演算処理を行なうことＫよシ、その演
算結果に対応して出力ポートＯａ１から制御信号組を送
出することにょクドライバー用のトランジスタ２１を駆
動し、その出力をリレー３のノーマルク■ス接点３麿を
介して励磁コイル４に供給することにより、励磁コイル
４を励磁して図示しない被制御物を駆動制御している。
情報を入力として演算処理を行なうことＫよシ、その演
算結果に対応して出力ポートＯａ１から制御信号組を送
出することにょクドライバー用のトランジスタ２１を駆
動し、その出力をリレー３のノーマルク■ス接点３麿を
介して励磁コイル４に供給することにより、励磁コイル
４を励磁して図示しない被制御物を駆動制御している。
この場合メインマイクロコンビエータはトランジスタ２
ｍとリレー３の接点３ｍとの間の電位を診断信号Ｂとし
て入力−−）Ｐａｔから取り込んでお砂、制御信号Ａ重
と診断信号ＢＩとの論理関係が予め定められた条件に不
一致の場合には、トランジスタ２鳳が異常と判断して出
力ｄｌ ）Ｏａｋから故障信号０１を送出する。故障
信号０１が発生されると、リレー３が励磁されてその接
点３ｍ、３ｂが図示と逆の状態に切り換わることＫよシ
、制御用の励磁コイル４がメイン制御系のトランジスタ
２畠からサブ制御系のトランジスタ２ｂに切り換わる。
ｍとリレー３の接点３ｍとの間の電位を診断信号Ｂとし
て入力−−）Ｐａｔから取り込んでお砂、制御信号Ａ重
と診断信号ＢＩとの論理関係が予め定められた条件に不
一致の場合には、トランジスタ２鳳が異常と判断して出
力ｄｌ ）Ｏａｋから故障信号０１を送出する。故障
信号０１が発生されると、リレー３が励磁されてその接
点３ｍ、３ｂが図示と逆の状態に切り換わることＫよシ
、制御用の励磁コイル４がメイン制御系のトランジスタ
２畠からサブ制御系のトランジスタ２ｂに切り換わる。
ｔた、メインマイクロコンビエータｌから故障信号０１
が発生されると、メインマイクロコンピュータｌと同一
の情報を入力としてスタンノ々イ状態にアルサブ！イク
ロコンピエータ５がこの故障信号ＯＫを入力４１−トＰ
ｂ＊から取如込んで制御！ｌｌ動作を開始する。そして
、各種入力情報を演算した結果は、出力／−）Ｏｂ、か
ら制御信号人徒してトランジスタ２ｂに供給される。従
って、トランジスタ２ｂは制御信号Ａ、に対応して作動
することにより、その出力を接点３ｂを介して励磁コイ
ル４に供給して被制御物を駆動制御し、これによってサ
ブマイクロコンビエータ５とトランジスタ２ｂとＫよっ
て構成されるサブ制御系がメインマイクロコンピュータ
ｌとトランジスタ２ｍとによって構成されるメイン制御
系のノ々ツクアップを行なっている。
が発生されると、メインマイクロコンピュータｌと同一
の情報を入力としてスタンノ々イ状態にアルサブ！イク
ロコンピエータ５がこの故障信号ＯＫを入力４１−トＰ
ｂ＊から取如込んで制御！ｌｌ動作を開始する。そして
、各種入力情報を演算した結果は、出力／−）Ｏｂ、か
ら制御信号人徒してトランジスタ２ｂに供給される。従
って、トランジスタ２ｂは制御信号Ａ、に対応して作動
することにより、その出力を接点３ｂを介して励磁コイ
ル４に供給して被制御物を駆動制御し、これによってサ
ブマイクロコンビエータ５とトランジスタ２ｂとＫよっ
て構成されるサブ制御系がメインマイクロコンピュータ
ｌとトランジスタ２ｍとによって構成されるメイン制御
系のノ々ツクアップを行なっている。
次に、サブ制御系のトランジスタ２ｂが何かの原因によ
って故障すると、サブマイクロコンピュータ５は出力ポ
ートＯｂ１から送出される制御信号ム３と入カポ−）Ｐ
ｂｌ に供給される診断信号Ｂ、との不一致を検出して
出カポ−）Ｏｂｌから故障信号０婁を送出する。故障信
号ａｍが発生されるを、警報装置６が作動してナシ制御
系も故障したことを矧らせる。
って故障すると、サブマイクロコンピュータ５は出力ポ
ートＯｂ１から送出される制御信号ム３と入カポ−）Ｐ
ｂｌ に供給される診断信号Ｂ、との不一致を検出して
出カポ−）Ｏｂｌから故障信号０婁を送出する。故障信
号ａｍが発生されるを、警報装置６が作動してナシ制御
系も故障したことを矧らせる。
しかしながら、このように構成された待機冗長系の自己
診断は、故障の発生時に始めて診断が行なわれるもので
あシ、メイン制御系の故障発生を自己診断して故障信号
を送出することによりサブ制御系にノ々ツクアップさせ
る場合には有効であるが、ナシ制御系はノ９ツクアップ
動作の開始後でなければ自己診断を行なうことが出来な
い、従って、ノ々ツクアップ動作の開始前に例えばトラ
ンジスタ２ｂが故障していた場合には、−／セックアッ
プ動作の開始を同時に制御ダウン゛となって故障信号０
愈が送出されて警報装置が作動することになシ、サブ制
御系はメイン制御系に対するノ々ツクアップ機能を何ら
持たないことになってしまう、つまシ、上記待機冗長系
は、待機状態下に於けるサブ制御系は常に正常であると
する前提に於いてのみ成り立つ回路であるが、自動車の
電装装置等のように安全性の面から高信頼性が要求され
る装置には全く使用することが出来ない、 パ 従って１本発明による目的は、待機状態下の待機冗長系
を自己診断することが出来る待機冗長系の自己診断装置
を提供することである。
診断は、故障の発生時に始めて診断が行なわれるもので
あシ、メイン制御系の故障発生を自己診断して故障信号
を送出することによりサブ制御系にノ々ツクアップさせ
る場合には有効であるが、ナシ制御系はノ９ツクアップ
動作の開始後でなければ自己診断を行なうことが出来な
い、従って、ノ々ツクアップ動作の開始前に例えばトラ
ンジスタ２ｂが故障していた場合には、−／セックアッ
プ動作の開始を同時に制御ダウン゛となって故障信号０
愈が送出されて警報装置が作動することになシ、サブ制
御系はメイン制御系に対するノ々ツクアップ機能を何ら
持たないことになってしまう、つまシ、上記待機冗長系
は、待機状態下に於けるサブ制御系は常に正常であると
する前提に於いてのみ成り立つ回路であるが、自動車の
電装装置等のように安全性の面から高信頼性が要求され
る装置には全く使用することが出来ない、 パ 従って１本発明による目的は、待機状態下の待機冗長系
を自己診断することが出来る待機冗長系の自己診断装置
を提供することである。
このような目的を達成するために本発明は、電源の投入
時にメイン制御系がインマイクルコンピュータおよび待
機冗長系を構成するサブマイクロコンピュータの両方を
リセットした後にメインマイクロコンピュータのリセッ
ト時にサブマイクロコンぜエータをリセット制御とする
待機冗長系自己診断モーＰのリセット制御を行なうリセ
ット信号発生回路と、前記待機冗長系自己診断モード時
に於けるサブマイクロコンピュータから送出される故障
信号を判断して待機冗長系の故障を判別するアラーム回
路とを設けたものである。
時にメイン制御系がインマイクルコンピュータおよび待
機冗長系を構成するサブマイクロコンピュータの両方を
リセットした後にメインマイクロコンピュータのリセッ
ト時にサブマイクロコンぜエータをリセット制御とする
待機冗長系自己診断モーＰのリセット制御を行なうリセ
ット信号発生回路と、前記待機冗長系自己診断モード時
に於けるサブマイクロコンピュータから送出される故障
信号を判断して待機冗長系の故障を判別するアラーム回
路とを設けたものである。
以下、゛図面に示す実施例を用いて本発明による待機冗
長系の自己診断装置を詳細°に説明する。
長系の自己診断装置を詳細°に説明する。
第２図は本発明による待機冗長系の自己診断装置の一実
施例を示す回路図であって、特に２個のメイン制御系を
１個のサブ制御系を用いてノ々ツクアップする場合に適
用したものである。
施例を示す回路図であって、特に２個のメイン制御系を
１個のサブ制御系を用いてノ々ツクアップする場合に適
用したものである。
同図に於いて１０は第１のメイン制御系を構成する第１
メインマイクロコンピユータであって、出力ポート０１
から制御信号Ａ１を送出することＫよりドライノ々１１
を作動させ、電源＋Ｖをリレー１２のノーマルクロス接
点１２ｍを介して励磁コイル１３に供給することによシ
被制御物を駆動制御する。そして、第１メインｉイクロ
コンピ二−タｌＯはｓ Ｐ２イノ々１１と接点１２１間
の信号を診断信号Ｂｌとして入カポ−）Ｐａ１から取り
込むことによシ、制御信号Ａ、との比較に於いて予め定
められ九論理の不一致を検出する仁とによりｙライノ々
１１内に設けられているトランジスタあるいは励磁コイ
ル１３の異常を検出する。そして、この第１メインマイ
クロコンピユータｌＯは、前述した異常を検出すると出
力ポートＯａｌから故障信号０１を発生するととＫより
、リレー１２を作動させてその接点１２ａ。
メインマイクロコンピユータであって、出力ポート０１
から制御信号Ａ１を送出することＫよりドライノ々１１
を作動させ、電源＋Ｖをリレー１２のノーマルクロス接
点１２ｍを介して励磁コイル１３に供給することによシ
被制御物を駆動制御する。そして、第１メインｉイクロ
コンピ二−タｌＯはｓ Ｐ２イノ々１１と接点１２１間
の信号を診断信号Ｂｌとして入カポ−）Ｐａ１から取り
込むことによシ、制御信号Ａ、との比較に於いて予め定
められ九論理の不一致を検出する仁とによりｙライノ々
１１内に設けられているトランジスタあるいは励磁コイ
ル１３の異常を検出する。そして、この第１メインマイ
クロコンピユータｌＯは、前述した異常を検出すると出
力ポートＯａｌから故障信号０１を発生するととＫより
、リレー１２を作動させてその接点１２ａ。
１２ｂを図示とは逆の状態に切り換えてドライＡ１４に
励磁コイル１３を接続する。
励磁コイル１３を接続する。
１５は第２のメイン制御系を構成する第２メインマイク
胃コンピニータであって、第１メインマイクロコンビエ
ータ１０と同様に、出カポ−）ＯＣＲから制御信号Ａｓ
を送出することにより）１ライノ々１６を作動させ、電
源＋Ｖをリレ−１７０ノーマルク四ス接点１７ａを介し
゛て励磁コイル１８に供給することにより被制御物を駆
動制御する２、そして、この第２メインｉイクロコンピ
二−タ１５も、ドライノ々１６と励磁コイル１８間の信
号を診断信号Ｂ３として入力ｄｌ ）Ｏｃｔから取シ
込むことによって前述した場合と同様にＰ２イア９１６
の内部に設けられているトランジスタおよび励磁コイル
１８の異常を検出する。
胃コンピニータであって、第１メインマイクロコンビエ
ータ１０と同様に、出カポ−）ＯＣＲから制御信号Ａｓ
を送出することにより）１ライノ々１６を作動させ、電
源＋Ｖをリレ−１７０ノーマルク四ス接点１７ａを介し
゛て励磁コイル１８に供給することにより被制御物を駆
動制御する２、そして、この第２メインｉイクロコンピ
二−タ１５も、ドライノ々１６と励磁コイル１８間の信
号を診断信号Ｂ３として入力ｄｌ ）Ｏｃｔから取シ
込むことによって前述した場合と同様にＰ２イア９１６
の内部に設けられているトランジスタおよび励磁コイル
１８の異常を検出する。
また、出力ポートＯｃ１から出力される故障信号Ｏ１は
、リレー１７を駆動してその接点１７ａ。
、リレー１７を駆動してその接点１７ａ。
１７ｂを図示とは逆に切り換えて励磁コイル１８をドラ
イノ々１９に接続する。２Ｇは待機冗長系としてのサシ
制御系を構成するサブマイクロコンピュータ・であって
、第１．第２メインｉイクロコンピユータ１０または１
５から故障信号ｏ１またはＯｓが供給されると、出カポ
−）Ｏｂｌから制御信号Ａ、を送出するように構成され
ている。
イノ々１９に接続する。２Ｇは待機冗長系としてのサシ
制御系を構成するサブマイクロコンピュータ・であって
、第１．第２メインｉイクロコンピユータ１０または１
５から故障信号ｏ１またはＯｓが供給されると、出カポ
−）Ｏｂｌから制御信号Ａ、を送出するように構成され
ている。
２１は故障信号Ｏｘとイン／９−夕２２を介して供給さ
れる故障信号Ｏｓを入力とするオアゲート、２３は制御
信号Ａ、とオアゲート２１の出力との一致を求め、その
出力によってＰライノ々１４を作動させるアンドゲート
、２５は制御信号Ａ、とインノセータ２５を介して供給
されるオアゲート２１の出力との一致を求め、その出力
によってドライノ９１９を作動させるアンドゲートであ
る。
れる故障信号Ｏｓを入力とするオアゲート、２３は制御
信号Ａ、とオアゲート２１の出力との一致を求め、その
出力によってＰライノ々１４を作動させるアンドゲート
、２５は制御信号Ａ、とインノセータ２５を介して供給
されるオアゲート２１の出力との一致を求め、その出力
によってドライノ９１９を作動させるアンドゲートであ
る。
なお、サブマイクロコンピュータ２０はドライノ々１４
と接点１２ｂ間の電位およびドライノ９１９と接点１７
ｂ間の電位を診断信号ＢｓａｔＢｓｂとして入力／ −
） ｐｂｌ 、ｐｂ、から取り込んでおり、故障信号ｏ
１．ｏ、の発生時に制御信号Ａ、に対する診断信号Ｂｌ
” ＋Ｂｌ’ の予め定められた論理が不一致にな
ると出力／−）Ｏｂ、から故障信号Ｏｓ を送出するよ
うに構成されている。
と接点１２ｂ間の電位およびドライノ９１９と接点１７
ｂ間の電位を診断信号ＢｓａｔＢｓｂとして入力／ −
） ｐｂｌ 、ｐｂ、から取り込んでおり、故障信号ｏ
１．ｏ、の発生時に制御信号Ａ、に対する診断信号Ｂｌ
” ＋Ｂｌ’ の予め定められた論理が不一致にな
ると出力／−）Ｏｂ、から故障信号Ｏｓ を送出するよ
うに構成されている。
２６はコンデンサ２７と抵抗２８の直列体によって構成
されたイニシャル信号発生回路である。２９はイニシャ
ル信号発生回路２６から電源＋Ｖの投入時にイニシャル
信号■８が供給されると、サブマイクロコンピュータ２
０．第１゜第２メインｉイクロコンピユータ１０．１５
に予め定められた待機冗長系診断モードにしたがってリ
セット信号Ｒ８１〜Ｒ８，を送出するリセット信号発生
回路である。この場合、リセット信号発生回路２９は第
３図に示すようにセット出力Ｑを順次り入力とする４個
のＤタイプ構成によるフリツノフロツゾ回路３０１〜３
０ｄを有しておシ、イニシャル信号Ｉ８によってりセッ
トされる。また、このリセット信号発生回路２９はクロ
ックパルスＯＰと７リツプ７０ツブ回路３０ｄのセット
出力Ｑを入力とするオアゲート３１およびオアゲート３
１の出力を反転して各７リツプ７ｐツブ回路３０畠〜３
０ｄのクロック入力端ＯＬＫに供給されるインノ々−夕
３２とを有している。３３はオアゲート３１の出力と７
リツプ７０ツブ回路３０１のセット出力Ｑの一致を求め
てリセット信号Ｂ８１を送出するアンドゲートである。
されたイニシャル信号発生回路である。２９はイニシャ
ル信号発生回路２６から電源＋Ｖの投入時にイニシャル
信号■８が供給されると、サブマイクロコンピュータ２
０．第１゜第２メインｉイクロコンピユータ１０．１５
に予め定められた待機冗長系診断モードにしたがってリ
セット信号Ｒ８１〜Ｒ８，を送出するリセット信号発生
回路である。この場合、リセット信号発生回路２９は第
３図に示すようにセット出力Ｑを順次り入力とする４個
のＤタイプ構成によるフリツノフロツゾ回路３０１〜３
０ｄを有しておシ、イニシャル信号Ｉ８によってりセッ
トされる。また、このリセット信号発生回路２９はクロ
ックパルスＯＰと７リツプ７０ツブ回路３０ｄのセット
出力Ｑを入力とするオアゲート３１およびオアゲート３
１の出力を反転して各７リツプ７ｐツブ回路３０畠〜３
０ｄのクロック入力端ＯＬＫに供給されるインノ々−夕
３２とを有している。３３はオアゲート３１の出力と７
リツプ７０ツブ回路３０１のセット出力Ｑの一致を求め
てリセット信号Ｂ８１を送出するアンドゲートである。
また、７リツプ７０ツブ回路３０ｂ、ｓｏｃのセット出
力Ｑがそれぞれリセット信号Ｒ８，、Ｒ８，として出力
される。
力Ｑがそれぞれリセット信号Ｒ８，、Ｒ８，として出力
される。
第２図に於いて、３４はサブマイクロコンピュータ２０
から出力される故障信号０１とリセット信号発生回路２
９から出力されるリセット信号Ｒ８，、Ｒ８，を入力と
して判断することＫより。
から出力される故障信号０１とリセット信号発生回路２
９から出力されるリセット信号Ｒ８，、Ｒ８，を入力と
して判断することＫより。
待機冗長系としてのサブ制御系の異常を検出してアラー
ム信号ムＬを送出するアラーム回路である。そして、こ
のアラーム回路３４は、第４図に示すように、抵抗３５
とコンデンサ３６とによって構成されて故障信号０３を
遅延させる積分構成による遅延回路３７と、遅延回路３
７の出力をＤ入力とするとともに、リセット信号Ｒ８１
をクロック人力ＯＬＫとする７リツプ７０ツブ回路と、
遅延回路３７の出力をＤ入力とするとともにリセット信
号Ｒ８ｍをクロック入力ＯＬＫとするスリップフロップ
回路３９と％７リツプ７０ツブ回路３８．３９のセット
出力をそれぞれ入力としてアラーム信号ムＬを出力する
オアゲー）４０とによって構成されている。
ム信号ムＬを送出するアラーム回路である。そして、こ
のアラーム回路３４は、第４図に示すように、抵抗３５
とコンデンサ３６とによって構成されて故障信号０３を
遅延させる積分構成による遅延回路３７と、遅延回路３
７の出力をＤ入力とするとともに、リセット信号Ｒ８１
をクロック人力ＯＬＫとする７リツプ７０ツブ回路と、
遅延回路３７の出力をＤ入力とするとともにリセット信
号Ｒ８ｍをクロック入力ＯＬＫとするスリップフロップ
回路３９と％７リツプ７０ツブ回路３８．３９のセット
出力をそれぞれ入力としてアラーム信号ムＬを出力する
オアゲー）４０とによって構成されている。
このように構成された回路に於いて１図示しない電源ス
ィッチを投入すると、電源＋Ｖが第６図（１）に示すよ
うに立上る。まえ、電源＋Ｖが立ち上ると、イニシャル
信号発生回路２６が作動してイニシャル信号Ｉ８が発生
されてリセット信号発生回路２９がすセットされ死後に
、予め定められたモードにし九がってリセット信号に８
．〜に８．がサブマイクロコンビ瓢−夕２０および第１
．第２メインマイクｏ＝をンビエータ１０゜１５に供給
されて待機冗長系を構成するサブマイクロコンピュータ
２０の自己診断モードとなる。以下、待機冗長系の自己
診断モードに於ける動作を説明する前にリセット信号発
生回路２９の動作を説明する。
ィッチを投入すると、電源＋Ｖが第６図（１）に示すよ
うに立上る。まえ、電源＋Ｖが立ち上ると、イニシャル
信号発生回路２６が作動してイニシャル信号Ｉ８が発生
されてリセット信号発生回路２９がすセットされ死後に
、予め定められたモードにし九がってリセット信号に８
．〜に８．がサブマイクロコンビ瓢−夕２０および第１
．第２メインマイクｏ＝をンビエータ１０゜１５に供給
されて待機冗長系を構成するサブマイクロコンピュータ
２０の自己診断モードとなる。以下、待機冗長系の自己
診断モードに於ける動作を説明する前にリセット信号発
生回路２９の動作を説明する。
第３図に於いて、電源中Ｖの投入時にイニシャル信号Ｉ
８が供給されると、７９ッゾ７ＧＩツゾ回路３０蟲〜３
０ｇ１はすべてリセット状廊となる０次に、電源＋Ｖの
投入に伴なって図示しないクロック発振器が作動すると
、オアゲート３１の一方の入力端に第５図（ｂ）に示す
クロックパルスＯＰが供給される。このクロツタパルス
ＯＰはオア／−）３１を介してインノ９−夕３２に供給
されることによシ、第６図（ｃ） Ｋ示すように反転さ
れた後に７リツプフ四ツブ回路３０１のクロック入力端
ＯＬＫに供給される。７リツゾ７０ツゾ回路３０易は、
Ｄ人力に電源中Ｖが常時供給されているために、クロッ
クツ臂ルスＯＰの立ち上砂に於いてセットされてそのセ
ット出力Ｑが第５図（ｄ）に示すように立ち上る。ツリ
ツブ７０ツゾ回路３０鳳のセット出力Ｑが′″Ｈ°にな
ると、このセット出力Ｑを７リツプフロツゾ回路３０ｂ
がＤ入力としているために、第５図（ｃ） Ｋ 示ｔク
ロックパルスＣＰの次の立ち上り時にセットされてその
セット出力が第５図（＠）に示すように立ち上る。同様
に、クリップフロツブ回路３０ｂのセット出力Ｑを７リ
ツプ７０ツゾ回路３０ｃがＤ入力としているために、第
５図（Ｃ）に示すクロックパルス・ＯＰの第３回目の立
ち上ｐ時にセットされ、そのセット出力Ｑが第５図（ｆ
）に示すように立ち上る。そして、最終段を構成するス
リップフロップ回路３０４は、７１Ｊツブ７ｇツノ回路
３０Ｃのセット出力をＤ入力としているために、第５図
（ｂ）に示すり四ツクパルスＯＰの立ち上り時にセット
されてそのセット出力Ｑが第５図（吟に示すように立ち
上る。そして、この７リツプフロツゾ回路３０ｄのセッ
ト出力は、オアゲート３１の他方の入力端に供給される
ために、オアゲート３１の出力を°Ｈ。
８が供給されると、７９ッゾ７ＧＩツゾ回路３０蟲〜３
０ｇ１はすべてリセット状廊となる０次に、電源＋Ｖの
投入に伴なって図示しないクロック発振器が作動すると
、オアゲート３１の一方の入力端に第５図（ｂ）に示す
クロックパルスＯＰが供給される。このクロツタパルス
ＯＰはオア／−）３１を介してインノ９−夕３２に供給
されることによシ、第６図（ｃ） Ｋ示すように反転さ
れた後に７リツプフ四ツブ回路３０１のクロック入力端
ＯＬＫに供給される。７リツゾ７０ツゾ回路３０易は、
Ｄ人力に電源中Ｖが常時供給されているために、クロッ
クツ臂ルスＯＰの立ち上砂に於いてセットされてそのセ
ット出力Ｑが第５図（ｄ）に示すように立ち上る。ツリ
ツブ７０ツゾ回路３０鳳のセット出力Ｑが′″Ｈ°にな
ると、このセット出力Ｑを７リツプフロツゾ回路３０ｂ
がＤ入力としているために、第５図（ｃ） Ｋ 示ｔク
ロックパルスＣＰの次の立ち上り時にセットされてその
セット出力が第５図（＠）に示すように立ち上る。同様
に、クリップフロツブ回路３０ｂのセット出力Ｑを７リ
ツプ７０ツゾ回路３０ｃがＤ入力としているために、第
５図（Ｃ）に示すクロックパルス・ＯＰの第３回目の立
ち上ｐ時にセットされ、そのセット出力Ｑが第５図（ｆ
）に示すように立ち上る。そして、最終段を構成するス
リップフロップ回路３０４は、７１Ｊツブ７ｇツノ回路
３０Ｃのセット出力をＤ入力としているために、第５図
（ｂ）に示すり四ツクパルスＯＰの立ち上り時にセット
されてそのセット出力Ｑが第５図（吟に示すように立ち
上る。そして、この７リツプフロツゾ回路３０ｄのセッ
ト出力は、オアゲート３１の他方の入力端に供給される
ために、オアゲート３１の出力を°Ｈ。
に、またインノ々−夕３２の出力を１Ｌ°に固定し続け
ることにより、各７リツプ７ｐツブ回路３０畠〜８０ｄ
をそのセット出力Ｑがオール＠Ｈ“の状態に保持し続け
る。一方、アンドゲート３３はインノ臀−夕３２の出力
とツリツブ７０ツ！３０ａのセット出力Ｑとを入力とし
てシシ、スリップフロップ回路３０ｍがセットされてか
らクリップフロツブ回路３０４がセットされる期間に於
いては、オアゲート３１の出力の出力に同期した第５図
（ｈ）に示すノぞルス出力を送出し、７リツプ７ａツゾ
回路３０ｄがセットされた後に於いては＠Ｈ″レベルに
保持し続けられる。
ることにより、各７リツプ７ｐツブ回路３０畠〜８０ｄ
をそのセット出力Ｑがオール＠Ｈ“の状態に保持し続け
る。一方、アンドゲート３３はインノ臀−夕３２の出力
とツリツブ７０ツ！３０ａのセット出力Ｑとを入力とし
てシシ、スリップフロップ回路３０ｍがセットされてか
らクリップフロツブ回路３０４がセットされる期間に於
いては、オアゲート３１の出力の出力に同期した第５図
（ｈ）に示すノぞルス出力を送出し、７リツプ７ａツゾ
回路３０ｄがセットされた後に於いては＠Ｈ″レベルに
保持し続けられる。
従って、アンドゲート３３の出力をりセット信号Ｒ８１
とし、スリップフロップ回路３０ｂのセット出力をりｔ
ット信号Ｒ８雪とし、７リツゾフ關ツゾ回路３０（のセ
ット出力をリセット信号Ｒ８ｍとして取り出すことによ
り、第５図（ｈ）。
とし、スリップフロップ回路３０ｂのセット出力をりｔ
ット信号Ｒ８雪とし、７リツゾフ關ツゾ回路３０（のセ
ット出力をリセット信号Ｒ８ｍとして取り出すことによ
り、第５図（ｈ）。
（・） 、 （ｆ） Ｋ示すようにリセット信号Ｒ８１
〜Ｒ８ｍがクロックツぐルスＯＰが供給される毎に第１
表に示す第１〜第４モードに変化し、この第４モードを
保持し続ける。
〜Ｒ８ｍがクロックツぐルスＯＰが供給される毎に第１
表に示す第１〜第４モードに変化し、この第４モードを
保持し続ける。
つｔＤ、第３図に示すリセット信号発生回路２９に於い
ては、イニシャル信号Ｉ８が供給されると全リセット信
号Ｒ８１〜Ｒ８，が＠Ｌ″ となってサブマイクロコン
ピュータ２０および第１゜第２マイク四コンビエータ１
０，１５がす４：／トされ友後、り四ツタノ櫂ルスＯＰ
の供給毎に待機冗長系を構成するサブマイクロコンビエ
ータ２０を最初として順次そのリセット動作を解除する
ことになる。
ては、イニシャル信号Ｉ８が供給されると全リセット信
号Ｒ８１〜Ｒ８，が＠Ｌ″ となってサブマイクロコン
ピュータ２０および第１゜第２マイク四コンビエータ１
０，１５がす４：／トされ友後、り四ツタノ櫂ルスＯＰ
の供給毎に待機冗長系を構成するサブマイクロコンビエ
ータ２０を最初として順次そのリセット動作を解除する
ことになる。
次に、電源投入時に於ける待機冗長系の自己診断動作に
ついて説明する。第６図（、）に示す上うに電源＋Ｖが
時点ｔ１に於いて投入されると。
ついて説明する。第６図（、）に示す上うに電源＋Ｖが
時点ｔ１に於いて投入されると。
リセット信号Ｒ８１〜Ｉ’Ｌ８．は前述したように顔次
第５図（ｂ） ｅ （Ｃ） ｅ （ｄ）に示す変化を行
なう、そして。
第５図（ｂ） ｅ （Ｃ） ｅ （ｄ）に示す変化を行
なう、そして。
時点１１〜を雪で示す第１モーＰに於いては、第１表に
於いて示したようにリセット信号Ｒ８１〜Ｒ８，がすべ
て′″Ｌ’となってサブマイクロコンビエータ２ｏおよ
び第１．第２メイン１イクロコンピユータ１０．１５が
リセットされる。サブマイクロコンピュータ２０および
第１．第２メインマイクロコンピユータ１０．１５はリ
セット期間中に於いては故障信号０１ ＊ ０１ ｐ
ｏ、が第６図（＠） ｔ （ｆ） Ｉ （ｆ）に示すよ
うに°Ｈ°となって故障を検出したことを示す０次に時
点ｔｓＫ於いては。
於いて示したようにリセット信号Ｒ８１〜Ｒ８，がすべ
て′″Ｌ’となってサブマイクロコンビエータ２ｏおよ
び第１．第２メイン１イクロコンピユータ１０．１５が
リセットされる。サブマイクロコンピュータ２０および
第１．第２メインマイクロコンピユータ１０．１５はリ
セット期間中に於いては故障信号０１ ＊ ０１ ｐ
ｏ、が第６図（＠） ｔ （ｆ） Ｉ （ｆ）に示すよ
うに°Ｈ°となって故障を検出したことを示す０次に時
点ｔｓＫ於いては。
リセット信号Ｒ８，が第６図（ｂ）に示すようＫ“Ｈ″
に反転する丸めにサブマイクロコンビエータ２゜に対す
るリセットが解除される。この結果、サブマイクロコン
ビエータ２０は時点１．〜ｔ１間に於いて第１．第２メ
インマイクロコンビ二−タ１０．１５の故障信号Ｏ１，
ＯＳを入力することによ抄、ノ９ツクアップ動作のため
に制御信号Ａ、を送出する。この場合、故障信号ｏ１．
ｏ、が同時に発生された場合には、故障信号Ｏｓがイン
ノ９−夕２２を介してオアゲー）２１に供給されている
関係上、故障信号０１が優先となるためにアンドゲート
２３の出力が＠Ｈ１となってドライノ々１４が作動され
る。この場合、リレー１２は第１ メ４ンマイク四コン
ビエータ１０から送出されている故障信号０１によって
その接点１２１゜１２ｂが切り換えられている丸めに、
励磁コイル１３はドライノ々１４の出力によって１動さ
れることになる。そして、この場合に於けるＰ２イＡ１
４と接点１２ｂ間の電位は、診断信号Ｂａａとして取り
込オれることにより制御信号Ａ。
に反転する丸めにサブマイクロコンビエータ２゜に対す
るリセットが解除される。この結果、サブマイクロコン
ビエータ２０は時点１．〜ｔ１間に於いて第１．第２メ
インマイクロコンビ二−タ１０．１５の故障信号Ｏ１，
ＯＳを入力することによ抄、ノ９ツクアップ動作のため
に制御信号Ａ、を送出する。この場合、故障信号ｏ１．
ｏ、が同時に発生された場合には、故障信号Ｏｓがイン
ノ９−夕２２を介してオアゲー）２１に供給されている
関係上、故障信号０１が優先となるためにアンドゲート
２３の出力が＠Ｈ１となってドライノ々１４が作動され
る。この場合、リレー１２は第１ メ４ンマイク四コン
ビエータ１０から送出されている故障信号０１によって
その接点１２１゜１２ｂが切り換えられている丸めに、
励磁コイル１３はドライノ々１４の出力によって１動さ
れることになる。そして、この場合に於けるＰ２イＡ１
４と接点１２ｂ間の電位は、診断信号Ｂａａとして取り
込オれることにより制御信号Ａ。
との関係に於いてドライバ１４および励磁コイル１３に
対する自己診断がなされる。自己診断動作が正常である
場合には故障信号Ｏ１は第６図（ｆ）に時点ｔ＠−ｔ４
間で示すように＠Ｌ°となり、断線６るいはシ曹−ト等
の異常がある場合には、第６図（ｈ）に時点ｔ１〜ｔ４
で示すように一瞬１Ｌ。
対する自己診断がなされる。自己診断動作が正常である
場合には故障信号Ｏ１は第６図（ｆ）に時点ｔ＠−ｔ４
間で示すように＠Ｌ°となり、断線６るいはシ曹−ト等
の異常がある場合には、第６図（ｈ）に時点ｔ１〜ｔ４
で示すように一瞬１Ｌ。
となった後に”Ｈ゛状態続けることになる。
次に、時点ｔ４に達すると第６図（ｂ） ＃ （Ｃ）に
示すようにリセット信号Ｒ８１が′Ｌ° になるとと本
に、リセット信号Ｒ８，が＠Ｈ” となって第１メイン
マイクロコンピユータ１ｏのみがリセットを解除され、
時点１４〜ｔｓ間に於いてｒライパ１１および励磁コイ
ル１３の自己診断が行なわれる。そして、この診断結果
が正常であるならば故障信号Ｏ１を第６図（・）Ｋ時点
ｔｓで示すように＠Ｌ°にセットする０時点ｔ・に達す
ると、リセット信号Ｒ８Ｉが１Ｈ°となるために、第２
メインマイクロコンピユータ１５のみがリセット状態に
保持されることになる。この結果、第６図（ｆ）に時点
ｔ・で示すように故障１１号ｏｓのみが“Ｈ。
示すようにリセット信号Ｒ８１が′Ｌ° になるとと本
に、リセット信号Ｒ８，が＠Ｈ” となって第１メイン
マイクロコンピユータ１ｏのみがリセットを解除され、
時点１４〜ｔｓ間に於いてｒライパ１１および励磁コイ
ル１３の自己診断が行なわれる。そして、この診断結果
が正常であるならば故障信号Ｏ１を第６図（・）Ｋ時点
ｔｓで示すように＠Ｌ°にセットする０時点ｔ・に達す
ると、リセット信号Ｒ８Ｉが１Ｈ°となるために、第２
メインマイクロコンピユータ１５のみがリセット状態に
保持されることになる。この結果、第６図（ｆ）に時点
ｔ・で示すように故障１１号ｏｓのみが“Ｈ。
とな９、これに伴なってサブマイクロコンピュータ２０
がノ９ツクアッゾ動作を開始して制御信号Ａ、を送出す
る。この場合、故障信号ｏ１は“Ｈ。
がノ９ツクアッゾ動作を開始して制御信号Ａ、を送出す
る。この場合、故障信号ｏ１は“Ｈ。
であるために、インノ々−夕２２の′″Ｌ”出力がオア
ゲート２１を介してインノ々−夕２５に供給されること
Ｋなり、これに伴なって制御信号Ａ！はアンＰゲート２
４のみを介してドライノ々１９を駆動することになる。
ゲート２１を介してインノ々−夕２５に供給されること
Ｋなり、これに伴なって制御信号Ａ！はアンＰゲート２
４のみを介してドライノ々１９を駆動することになる。
そして、リレー１７は故障信号Ｏ３によってその接点１
７ａ、１７ｂが切り換えられているために、励磁コイル
１８はドライノ々１９の出力によって駆動されることＫ
なり、ドライノ々１９と接点１７ｂ間の電位は診断信号
Ｂｓｂ トしてサブマイクロコンピュータ２０に供給さ
れる。サブマイクロコンビエータ２０は、診断信号Ｂ雪
すが制御信号Ａ、との関係に於いて正常であるならば、
第６図（ｆ）に時点型！〜１．で示すように′″Ｌ″Ｌ
″レベル信号Ｏｓを送出し、診断結果が異常であるなら
ば第６図０）に時点１１〜電・で示すように一瞬＠Ｌ″
となる＠Ｈ”レベルの故障信号Ｏｓを送出する。
７ａ、１７ｂが切り換えられているために、励磁コイル
１８はドライノ々１９の出力によって駆動されることＫ
なり、ドライノ々１９と接点１７ｂ間の電位は診断信号
Ｂｓｂ トしてサブマイクロコンピュータ２０に供給さ
れる。サブマイクロコンビエータ２０は、診断信号Ｂ雪
すが制御信号Ａ、との関係に於いて正常であるならば、
第６図（ｆ）に時点型！〜１．で示すように′″Ｌ″Ｌ
″レベル信号Ｏｓを送出し、診断結果が異常であるなら
ば第６図０）に時点１１〜電・で示すように一瞬＠Ｌ″
となる＠Ｈ”レベルの故障信号Ｏｓを送出する。
時点１・に達すると、リセット信号Ｒ８１が″Ｌ”でリ
セット信号Ｒ８ｍが＠Ｈ“に反転されるために、サブマ
イク四コンぜエータ２０のみがリセットされる。第２メ
インマイクロコンピユータ１５は、時点１・〜ｔ−の間
に於いて自己診断を行ない、正常であるならば時点１−
に於いて第６図（ｆ）に示す故障信号Ｏｓを′″Ｌ″と
する。
セット信号Ｒ８ｍが＠Ｈ“に反転されるために、サブマ
イク四コンぜエータ２０のみがリセットされる。第２メ
インマイクロコンピユータ１５は、時点１・〜ｔ−の間
に於いて自己診断を行ない、正常であるならば時点１−
に於いて第６図（ｆ）に示す故障信号Ｏｓを′″Ｌ″と
する。
時点ｔ１・に達すると、リセット信号Ｒ８，は第６図（
ｂ）に示すように″Ｈ°となってサブマイクロコンピュ
ータ２０のリセットを解除し、これによって待機冗長系
の自己診断動作がすべて終了してすべてのマイクロコン
ピュータが動作状態となる。なお、この自己診断モード
に於いては。
ｂ）に示すように″Ｈ°となってサブマイクロコンピュ
ータ２０のリセットを解除し、これによって待機冗長系
の自己診断動作がすべて終了してすべてのマイクロコン
ピュータが動作状態となる。なお、この自己診断モード
に於いては。
励磁コイル１３．１８に作動電流が供給されることにな
るが、この診断モードは一瞬の動作であるために被制御
物が駆動制御されるまでＫは至らなく、何ら問題とはな
らない。
るが、この診断モードは一瞬の動作であるために被制御
物が駆動制御されるまでＫは至らなく、何ら問題とはな
らない。
次に、このようにして検出された待機冗長系の自己診断
結果信号としての故障信号Ｏ１は、アラーム回路３４に
於いて分別されることにより、故障信号０富が第□′６
図（ｈ）の時点ｔｓ−ｔ４間で示す場合および第６図（
量）の時点ｔ１〜１．間で示す場合を検出してアラーム
信号ＡＬが送出される。
結果信号としての故障信号Ｏ１は、アラーム回路３４に
於いて分別されることにより、故障信号０富が第□′６
図（ｈ）の時点ｔｓ−ｔ４間で示す場合および第６図（
量）の時点ｔ１〜１．間で示す場合を検出してアラーム
信号ＡＬが送出される。
以下、この判別動作を第４図を用いて詳細に説明する。
まず、電源＋Ｖの投入時にイニシャル信号Ｉｓが供給さ
れると、フリップフロップ回路３８゜３９がリセットさ
れる。この状態に於いて、サブマイクロコンビエータ２
０の出力ポートＯｂ意から故障信号０露が供給されると
、この故障信号０３は遅延回路３フに於いてΔ１時間遅
延された後に各フリップフロップ回路３８．３９のＤ入
力端に供給される。一方、フリップフロップ回路３８の
り四ツク入力端ＯＬＫにはリセット信号Ｒ８１が供給さ
れ、フリップ７０ツブ３９のクロック入力端ＯＬＫには
リセット信号Ｒ８，が供給されている。従って、各フリ
ップフロップ回路３８．３９は、リセット信号Ｒ８，、
Ｒ８，Ｏ供給時に遅延回路３７を介して供給される故障
信号０雪の有無によって判別を行なっていることになる
。 ′ 例えば第７図（１）に示すように、正常時に於ける故障
信号０嘗が遅延回路３７に於いてΔ電時間遅延された後
にフリップフロップ回路３８．３９に供給されると、第
７図（ｂ）に示すリセット信号０雪が立ち上る時点ｔ４
に於いてはフリップフロップ回路３８０Ｄ入力信号は第
７図（畠）に示すように遅延されて＠Ｌ”となっている
。従って、フリッゾ７０ツブ回路３８Ｆｉセットされず
にそのセット出力Ｑは′″Ｌ”状態を続ける九めに１オ
アゲート４０からは第７図（ｃ） Ｋ示すようにアラー
ム信号ＡＬは送出されない。
れると、フリップフロップ回路３８゜３９がリセットさ
れる。この状態に於いて、サブマイクロコンビエータ２
０の出力ポートＯｂ意から故障信号０露が供給されると
、この故障信号０３は遅延回路３フに於いてΔ１時間遅
延された後に各フリップフロップ回路３８．３９のＤ入
力端に供給される。一方、フリップフロップ回路３８の
り四ツク入力端ＯＬＫにはリセット信号Ｒ８１が供給さ
れ、フリップ７０ツブ３９のクロック入力端ＯＬＫには
リセット信号Ｒ８，が供給されている。従って、各フリ
ップフロップ回路３８．３９は、リセット信号Ｒ８，、
Ｒ８，Ｏ供給時に遅延回路３７を介して供給される故障
信号０雪の有無によって判別を行なっていることになる
。 ′ 例えば第７図（１）に示すように、正常時に於ける故障
信号０嘗が遅延回路３７に於いてΔ電時間遅延された後
にフリップフロップ回路３８．３９に供給されると、第
７図（ｂ）に示すリセット信号０雪が立ち上る時点ｔ４
に於いてはフリップフロップ回路３８０Ｄ入力信号は第
７図（畠）に示すように遅延されて＠Ｌ”となっている
。従って、フリッゾ７０ツブ回路３８Ｆｉセットされず
にそのセット出力Ｑは′″Ｌ”状態を続ける九めに１オ
アゲート４０からは第７図（ｃ） Ｋ示すようにアラー
ム信号ＡＬは送出されない。
次に％第８図（、）に示すように第６図（ｈ）に時点を
層〜ｔ１で示すノ々ツファ１４または励磁コイル１３の
異常時に於ける故障信号０■が遅延回路３７を介して各
フリップフロップ回路３８，３９０Ｄ入力に供給される
と、第８図（ｂ）に示すリセット信号Ｒ８嘗が立ち上る
時点ｉｎ Ｋ於いてフリップフロップ回路３８がセット
される。従って。
層〜ｔ１で示すノ々ツファ１４または励磁コイル１３の
異常時に於ける故障信号０■が遅延回路３７を介して各
フリップフロップ回路３８，３９０Ｄ入力に供給される
と、第８図（ｂ）に示すリセット信号Ｒ８嘗が立ち上る
時点ｉｎ Ｋ於いてフリップフロップ回路３８がセット
される。従って。
オアゲー）４０からはフリップ７一ツプ回路３８のセッ
ト出力Ｑが、待機冗長系が異常であることを示すアラー
ム信号ＡＬとして第８図（ｃ）に示すように送出される
。
ト出力Ｑが、待機冗長系が異常であることを示すアラー
ム信号ＡＬとして第８図（ｃ）に示すように送出される
。
次に、第９図（、）に示すように、ドライノセ１９およ
び励磁コイル１８が正常であることを示す故障信号０官
が供給されると、この故障信号Ｏ１は第９図（ｂ） Ｋ
示すリセット信号Ｒ８１が”Ｈ’ Ｋ切９換わる時点
ｔ８に於いては遅延により＠Ｌ°となっている。従って
、７リツプ７ｃｔッゾ回路３９はセットされず、オアゲ
ート４０から出力されるアラーム信号ムＬは第９図（Ｃ
）に示すようｒＬ゛状態を続ける。
び励磁コイル１８が正常であることを示す故障信号０官
が供給されると、この故障信号Ｏ１は第９図（ｂ） Ｋ
示すリセット信号Ｒ８１が”Ｈ’ Ｋ切９換わる時点
ｔ８に於いては遅延により＠Ｌ°となっている。従って
、７リツプ７ｃｔッゾ回路３９はセットされず、オアゲ
ート４０から出力されるアラーム信号ムＬは第９図（Ｃ
）に示すようｒＬ゛状態を続ける。
次に％ Ｐ２イア１１９および励磁コイル１８が異常で
ある場合には第１０図（畠）に示す故障信号Ｏ１が遅延
回路３７を介して供給される。この場合、故障信号Ｏｓ
は第１０図（ｂ）に示すリセット信号Ｒ８１が″Ｈ″
に反転する時点ｔ−に於いて″Ｈ″となっているために
、７リツプ７０ッゾ回路３９はセットされる。この結果
、７リツゾ７ｇツブ回路３９のセット出力ｑを入力とす
るオアゲートからは、第１０図（ｃ）に示す＠Ｈルベル
のアラーム信Ｊｌ！ＡＩ、が送出されて待機冗長系が異
常であることを示す、従って、この待機冗長系９自己診
断動作を７０−チカードで表わすと第１１図に示すよう
になる。
ある場合には第１０図（畠）に示す故障信号Ｏ１が遅延
回路３７を介して供給される。この場合、故障信号Ｏｓ
は第１０図（ｂ）に示すリセット信号Ｒ８１が″Ｈ″
に反転する時点ｔ−に於いて″Ｈ″となっているために
、７リツプ７０ッゾ回路３９はセットされる。この結果
、７リツゾ７ｇツブ回路３９のセット出力ｑを入力とす
るオアゲートからは、第１０図（ｃ）に示す＠Ｈルベル
のアラーム信Ｊｌ！ＡＩ、が送出されて待機冗長系が異
常であることを示す、従って、この待機冗長系９自己診
断動作を７０−チカードで表わすと第１１図に示すよう
になる。
次に、サブｉイクロコンビ瓢−夕２０の第１または第２
メインマイクロコンビ二−タ１０゜１５のノ々ツクアツ
ゾ動作について説明する６例えば、ドライノ々１１が何
かの原因によって短絡またはシ曹−ト等の異常状態にな
ると、第１メイン！イクロコンピユータ１０は診断信号
Ｂｌを制御信号ＡＩとの関係に於いて判断することによ
シ異常の発生を検出して故障信号０１を送出する。
メインマイクロコンビ二−タ１０゜１５のノ々ツクアツ
ゾ動作について説明する６例えば、ドライノ々１１が何
かの原因によって短絡またはシ曹−ト等の異常状態にな
ると、第１メイン！イクロコンピユータ１０は診断信号
Ｂｌを制御信号ＡＩとの関係に於いて判断することによ
シ異常の発生を検出して故障信号０１を送出する。
故障信号自が送出されると、リレー１２が切り換えられ
て励磁コイル１３がノ９ツクアップ系のＰライフ９１４
に接続される。また、故障信号０１が発生されると、サ
ブマイクロコンピユー７２０が作動して制御信号Ａ、を
送出する。この場合、故障信号０１によってオアゲー）
２１の出力−１ｒ Ｈ’となっている丸めに、アンドゲ
ート２３が選択されて制御信号Ａ、がドライノ々１４の
みに供給される。従って、ドライノ９１４が制御信号ム
露によって作動することになプ、このＰライノ々１４の
出力によって励磁コイル１３が駆動されてノ々ツクアツ
ゾによる被制御物に対する制御動作が行なわれる。なお
、この７９ツクアップ動作は第２メインマイクロコンビ
エータ１５に対しても同様にしてノ９ツクアップ動作を
行なうことになる。
て励磁コイル１３がノ９ツクアップ系のＰライフ９１４
に接続される。また、故障信号０１が発生されると、サ
ブマイクロコンピユー７２０が作動して制御信号Ａ、を
送出する。この場合、故障信号０１によってオアゲー）
２１の出力−１ｒ Ｈ’となっている丸めに、アンドゲ
ート２３が選択されて制御信号Ａ、がドライノ々１４の
みに供給される。従って、ドライノ９１４が制御信号ム
露によって作動することになプ、このＰライノ々１４の
出力によって励磁コイル１３が駆動されてノ々ツクアツ
ゾによる被制御物に対する制御動作が行なわれる。なお
、この７９ツクアップ動作は第２メインマイクロコンビ
エータ１５に対しても同様にしてノ９ツクアップ動作を
行なうことになる。
そして、 ＠１ 、＠２メインマイク賞コンビエータ１
０，１Ｍが同時に故障信号０．．０．を発生し九場合に
は、オアゲート２１．インノ９−夕２２゜２５およびア
ントゲ−）２３．２４によって構成される回路の優先選
択によって第１メインマイクｑコンビエータ１０に対す
る／々ラックップ動作が先に行なわれる。まえ、上記実
施例に於いては、１個のナシマイク四コンビ具−夕２０
による待機冗長系によって第１．第２メインｉイクロコ
ンピエータ１０，１５による２個のメイン制御系に対し
てノ々ツクアップを行なう場合について説明したが、メ
イン制御系の数は自由に設定することが出来る。
０，１Ｍが同時に故障信号０．．０．を発生し九場合に
は、オアゲート２１．インノ９−夕２２゜２５およびア
ントゲ−）２３．２４によって構成される回路の優先選
択によって第１メインマイクｑコンビエータ１０に対す
る／々ラックップ動作が先に行なわれる。まえ、上記実
施例に於いては、１個のナシマイク四コンビ具−夕２０
による待機冗長系によって第１．第２メインｉイクロコ
ンピエータ１０，１５による２個のメイン制御系に対し
てノ々ツクアップを行なう場合について説明したが、メ
イン制御系の数は自由に設定することが出来る。
以上説明し丸ように１本発明による待機冗長系の自己Ｍ
ｗｒｆｉ置は、電源の投入時にメイン制御系と待機冗長
系を構成するサブ制御系をリセットした後にサブ制御に
対してのみリセットを解除することＫよシ、メイン制御
系から故障信号を強制的に発生させることにより一瞬の
間のみ／々ラックップ動作を行なわせて、該状態に於け
る待機冗長系の自己診断を行なわせるものである。この
ために、電源の投入毎に待機冗長系の自己診断が行なわ
れることになり、簡単な構成でありながら信頼性を大幅
に向上させることが出来る優れた効果を有する。
ｗｒｆｉ置は、電源の投入時にメイン制御系と待機冗長
系を構成するサブ制御系をリセットした後にサブ制御に
対してのみリセットを解除することＫよシ、メイン制御
系から故障信号を強制的に発生させることにより一瞬の
間のみ／々ラックップ動作を行なわせて、該状態に於け
る待機冗長系の自己診断を行なわせるものである。この
ために、電源の投入毎に待機冗長系の自己診断が行なわ
れることになり、簡単な構成でありながら信頼性を大幅
に向上させることが出来る優れた効果を有する。
第１図は待機冗長系を有する制御系の一例を示す回路図
、第２図は本発明による待機冗長系の自己診断装置の一
実施例を示す回路図、第３図は第２図に示すリセット信
号発生回路の具体例を示す回路図、第４図は第２図に示
すアラ−五回路の具体例を示す回路図、第５図〜第１０
図は第２図に示す回路の動作を説明するための各部動作
波形図、第１１図は待機冗長系の自己診断動作を示すフ
ローチャートである。 １０．１５・・・第１．第２メインマイクロコンピユー
タ、１１，１４，１６．１９−・ドライノ々。 １２ 、１７−・リレー％ １３ 、１８−・・励磁コ
イ、ル、２０−サブマイクロコンビエータ、２６−・イ
ニシャル信号発生回路、２９−・リセット信号発生回路
、３４−・アラーム回路。 −′″″″−−−二一一一 第７１！１ 第８図 １、９ ！ｌ 第ｉｏ ｍ 第１１図
、第２図は本発明による待機冗長系の自己診断装置の一
実施例を示す回路図、第３図は第２図に示すリセット信
号発生回路の具体例を示す回路図、第４図は第２図に示
すアラ−五回路の具体例を示す回路図、第５図〜第１０
図は第２図に示す回路の動作を説明するための各部動作
波形図、第１１図は待機冗長系の自己診断動作を示すフ
ローチャートである。 １０．１５・・・第１．第２メインマイクロコンピユー
タ、１１，１４，１６．１９−・ドライノ々。 １２ 、１７−・リレー％ １３ 、１８−・・励磁コ
イ、ル、２０−サブマイクロコンビエータ、２６−・イ
ニシャル信号発生回路、２９−・リセット信号発生回路
、３４−・アラーム回路。 −′″″″−−−二一一一 第７１！１ 第８図 １、９ ！ｌ 第ｉｏ ｍ 第１１図
Claims (1)
- （１） メインマイクロコンピュータによって制御さ
れるとともに、制御系の自己診断を行なうメイン制御系
と、サブマイクロコンビエータを有するとともにメイン
マイクロコンピュータから供給される故障信号によって
作動することにぷり前記メイン制御系のノ々ツクアンプ
を行ないかつ自己診断を行なう待機冗長系と、電源の投
入時にメイン制御系および待機冗長系のリセットを行な
うとともに前記待機冗長系のり七ットを先に解除するリ
セット信号発生回路と、前記待機冗長系のナブマイクロ
コンビ二一タから出力される故障信号と前記リセット信
号発生回路から出力されるリセット信号を入力として判
断することによシ待機冗長系の異常を示すアラー五信号
を送出するアラーム回路と會備え友待機冗長系の自己診
断装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56100416A JPS582955A (ja) | 1981-06-30 | 1981-06-30 | 待機冗長系の自己診断装置 |
| US06/393,323 US4542506A (en) | 1981-06-30 | 1982-06-29 | Control system having a self-diagnostic function |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56100416A JPS582955A (ja) | 1981-06-30 | 1981-06-30 | 待機冗長系の自己診断装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS582955A true JPS582955A (ja) | 1983-01-08 |
| JPS6138500B2 JPS6138500B2 (ja) | 1986-08-29 |
Family
ID=14273373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56100416A Granted JPS582955A (ja) | 1981-06-30 | 1981-06-30 | 待機冗長系の自己診断装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS582955A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5445309A (en) * | 1991-12-10 | 1995-08-29 | Sekisui Kagaku Kogyo Kabushiki Kaisha | Method for making a joint between a main pipe and a branch pipe and apparatus for use in the method |
| JP2011019344A (ja) * | 2009-07-09 | 2011-01-27 | Toshiba Mitsubishi-Electric Industrial System Corp | 電力変換装置 |
-
1981
- 1981-06-30 JP JP56100416A patent/JPS582955A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5445309A (en) * | 1991-12-10 | 1995-08-29 | Sekisui Kagaku Kogyo Kabushiki Kaisha | Method for making a joint between a main pipe and a branch pipe and apparatus for use in the method |
| JP2011019344A (ja) * | 2009-07-09 | 2011-01-27 | Toshiba Mitsubishi-Electric Industrial System Corp | 電力変換装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6138500B2 (ja) | 1986-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4350225A (en) | Elevator control system | |
| CN102431549A (zh) | 用于车辆的电子控制设备 | |
| JPS582955A (ja) | 待機冗長系の自己診断装置 | |
| KR102224076B1 (ko) | 배터리의 예약 충전 기능 진단 장치 및 방법 | |
| CN109672328B (zh) | 一种变流器控制单元保护装置及方法 | |
| CN109407648A (zh) | 上电过程中故障排除方法、系统及计算机可读存储介质 | |
| US7069478B1 (en) | Safety device for a stored-program control | |
| JPS6197762A (ja) | マイクロプロセッサのメモリー安全装置 | |
| US10921875B2 (en) | Computer system, operational method for a microcontroller, and computer program product | |
| JPS6230442B2 (ja) | ||
| US20130194441A1 (en) | Electronic device and imaging apparatus | |
| JP2998804B2 (ja) | マルチマイクロプロセッサシステム | |
| JP2563965B2 (ja) | エレベータの制御装置 | |
| JP7487750B2 (ja) | 車載システム及び車両 | |
| JPS60689B2 (ja) | 電源制御方式 | |
| WO2024122023A1 (ja) | 車両の制御システム | |
| CN115246364A (zh) | 用于控制车辆电力的设备和方法 | |
| JPS582901A (ja) | リセツト信号発生回路 | |
| JPS5914054A (ja) | 予備コンソ−ル切替制御方式 | |
| JPS6278616A (ja) | 電源断時におけるスタンバイ制御方式 | |
| JPS58144901A (ja) | シ−ケンス制御装置 | |
| JP2879400B2 (ja) | 交換機のリセット回路 | |
| JPH0635562A (ja) | マイクロコンピュータの異常動作防止回路 | |
| JPS60254362A (ja) | デ−タ処理装置における状態情報の退避方法 | |
| JPS629938B2 (ja) |