JPS5828738B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5828738B2 JPS5828738B2 JP53021912A JP2191278A JPS5828738B2 JP S5828738 B2 JPS5828738 B2 JP S5828738B2 JP 53021912 A JP53021912 A JP 53021912A JP 2191278 A JP2191278 A JP 2191278A JP S5828738 B2 JPS5828738 B2 JP S5828738B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating film
- semiconductor substrate
- wiring
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は、集積性が向上するように構造を改善した埋込
酸化層型ＭＩＳ集積回路装置のような半導体装置に関す
る。
酸化層型ＭＩＳ集積回路装置のような半導体装置に関す
る。
従来、埋込酸化層型ＭＩＳ集積回路装置（以下ＢＯ−Ｍ
ＩＳと略称する）として第１図に見られる構造のものが
知られている。
ＩＳと略称する）として第１図に見られる構造のものが
知られている。
図に於いて、１はｐ十型シリコン半導体基板、２はフィ
ールド用酸化膜、３はチャネル領域となるｐ−型単結晶
シリコン半導体層、４及びｌはｎ半型多結晶シリコン及
び単結晶シリコンのソース領域、５及び５′はｎ半型多
結晶シリコン及び単結晶シリコンのドレイン領域、６は
ゲート酸化膜、７はシリコン・ゲートをそれぞれ示す。
ールド用酸化膜、３はチャネル領域となるｐ−型単結晶
シリコン半導体層、４及びｌはｎ半型多結晶シリコン及
び単結晶シリコンのソース領域、５及び５′はｎ半型多
結晶シリコン及び単結晶シリコンのドレイン領域、６は
ゲート酸化膜、７はシリコン・ゲートをそれぞれ示す。
この装置では、フィールド用酸化膜２をパターニングし
て開口を形成してから通常のエピタキシャル成長法を適
用することに依って基板１上には単結晶シリコンを、そ
して、酸化膜２上には多結晶シリコンをそれぞれ成長さ
せ、そこに各素子領域を形成すること、また、酸化膜２
上に於いて多結晶シリコンのソース領域或いはドレイン
領域とアルミニウムの配線とオーミック・コンタクトさ
せること等が大きな特徴になっている。
て開口を形成してから通常のエピタキシャル成長法を適
用することに依って基板１上には単結晶シリコンを、そ
して、酸化膜２上には多結晶シリコンをそれぞれ成長さ
せ、そこに各素子領域を形成すること、また、酸化膜２
上に於いて多結晶シリコンのソース領域或いはドレイン
領域とアルミニウムの配線とオーミック・コンタクトさ
せること等が大きな特徴になっている。
このような構成を有するＢＯ−ＭＩＳは、その絶縁構造
からＳＯ８−ＭＩＳ集積回路装置と同様な集積度を得る
ことができるとともに接合面積の減少による高速化を期
待できるとされている。
からＳＯ８−ＭＩＳ集積回路装置と同様な集積度を得る
ことができるとともに接合面積の減少による高速化を期
待できるとされている。
しかしながら、このＢＯ−ＭＩＳであっても、配線に関
しては、従来のバルクＭＩＳ集積回路装置と同様に、ソ
ース領域及びドレイン領域と共通の拡散層、ゲートと共
通の多結晶シリコン層、蒸着後パターニングされたアル
ミニウム層の三層からなる配線に依存してきた。
しては、従来のバルクＭＩＳ集積回路装置と同様に、ソ
ース領域及びドレイン領域と共通の拡散層、ゲートと共
通の多結晶シリコン層、蒸着後パターニングされたアル
ミニウム層の三層からなる配線に依存してきた。
そして、これ以上集積度を向上するには、配線を更に多
層化しなげればならないが、それには、必ず層間絶縁層
を要し、また、配線層間上下のコンタクトを採る為の工
程も必要になってくる。
層化しなげればならないが、それには、必ず層間絶縁層
を要し、また、配線層間上下のコンタクトを採る為の工
程も必要になってくる。
このような工程の増加が製造歩留りに悪影響を及ぼすこ
とは云うまでもない。
とは云うまでもない。
本発明は、工程を複雑化することなく
ＢＯ−ＭＩＳの配線を更に多層化して、集積度及び高周
波特性を一層向上できるようにするものであり、以下こ
れを詳細に説明する。
波特性を一層向上できるようにするものであり、以下こ
れを詳細に説明する。
第２図は本発明一実施例の要部側断面図である。
尚、第１図に関して説明した部分と同部分は同記号で指
示しである。
示しである。
本発明埋込酸化層型ＭＩＳ集積回路装置が従来のそれと
構造的に相違する点は基板１に同導電型或いは反対導電
型の不純物導入層からなる下層配線８を形成したことで
ある（図示例はｎ半型）。
構造的に相違する点は基板１に同導電型或いは反対導電
型の不純物導入層からなる下層配線８を形成したことで
ある（図示例はｎ半型）。
下層配線８を基板１内に複数設ける場合には各下層配線
間の分離を確保するためその導電型は基板とは反対型に
する方が良いことは勿論である。
間の分離を確保するためその導電型は基板とは反対型に
する方が良いことは勿論である。
尚、図に於いて、９は多結晶シリコンからなる上層配線
、１０は燐硅酸ガラス（ＰＳＧ）からなるカバー・ガラ
ス膜、１１はアルミニウム配線である。
、１０は燐硅酸ガラス（ＰＳＧ）からなるカバー・ガラ
ス膜、１１はアルミニウム配線である。
このように、埋込酸化層である酸化膜２の下に在る基板
１の部分に形成された下層配線８は、酸化膜２上に形成
された多結晶シリコンからなるソース領域４或いはドレ
イン領域５と容易に接続することができる。
１の部分に形成された下層配線８は、酸化膜２上に形成
された多結晶シリコンからなるソース領域４或いはドレ
イン領域５と容易に接続することができる。
下層配線８の形成時期はソース・ドレイン拡散工程以前
に適宜選択できる。
に適宜選択できる。
本発明に於いて、下層配線８を形成できる理由はＢＯ−
ＭＩＳのその特殊な構造に依存している。
ＭＩＳのその特殊な構造に依存している。
即ち、ＳＯ８型では当然不可能であるし、バルク型では
基板にソース領域、ドレイン領域を形成するので、下層
配線８を形成する余裕はない。
基板にソース領域、ドレイン領域を形成するので、下層
配線８を形成する余裕はない。
従って、基板１中を利用できるのはＢＯ−ＭＩＳのみで
ある。
ある。
そして、下層配線８を形成するには基板１に配線を形成
する為のマスクを設け、不純物をイオン注入したり、気
相でデポジションするだけで済み、所要導入深さを得る
為の熱処理は埋込酸化層である酸化膜２を形成するとき
の熱処理を利用することができる。
する為のマスクを設け、不純物をイオン注入したり、気
相でデポジションするだけで済み、所要導入深さを得る
為の熱処理は埋込酸化層である酸化膜２を形成するとき
の熱処理を利用することができる。
また、上層の不純拡散層とのコンタクトを採るにはＢＯ
−ＭＩＳを形成する為の酸化膜２に対する窓開き、シリ
コン半導体層のエピタキシャル成長、ソース領域及びド
レイン領域等の拡散等の工程中に同時に実行できるから
それ独自の工程を別設する必要はない。
−ＭＩＳを形成する為の酸化膜２に対する窓開き、シリ
コン半導体層のエピタキシャル成長、ソース領域及びド
レイン領域等の拡散等の工程中に同時に実行できるから
それ独自の工程を別設する必要はない。
因に、従来の通常の多層配線で適用されている二重多結
晶シリコン層方式や二重アルミニウム配線方式では、第
２の多結晶シリコン層やアルミニウム層を全く別個の工
程として新たに設けなげればならないばかりでなく、第
１及び第２の配線層間に絶縁層を設ける工程及び接続の
為の電極コンタクト窓形成の工程を余分に行なわなけれ
ばならない。
晶シリコン層方式や二重アルミニウム配線方式では、第
２の多結晶シリコン層やアルミニウム層を全く別個の工
程として新たに設けなげればならないばかりでなく、第
１及び第２の配線層間に絶縁層を設ける工程及び接続の
為の電極コンタクト窓形成の工程を余分に行なわなけれ
ばならない。
以上の説明で判るように、本発明に依れば、ＢＯ・ＭＩ
Ｓは半導体基板上に形成した単結晶半導体層及び半導体
基板を覆う酸化層上に形成した多結晶半導体層に素子が
形成され、半導体基板自体には何も形成されていない点
に着目し、そこに下層配線を形成することに依り、ＢＯ
−ＭＩＳの特徴の一つである高集積性を更に向上するこ
とができ、しかも、その形成工程はＢＯ−ＭＩＳ形成工
程と共通にすることができる場合が多く、工程数増加を
招来しない点でも卓効があり、その実施は容易である。
Ｓは半導体基板上に形成した単結晶半導体層及び半導体
基板を覆う酸化層上に形成した多結晶半導体層に素子が
形成され、半導体基板自体には何も形成されていない点
に着目し、そこに下層配線を形成することに依り、ＢＯ
−ＭＩＳの特徴の一つである高集積性を更に向上するこ
とができ、しかも、その形成工程はＢＯ−ＭＩＳ形成工
程と共通にすることができる場合が多く、工程数増加を
招来しない点でも卓効があり、その実施は容易である。
尚、フィールド部に埋込む酸化膜はシリコン窒化膜等の
他の絶縁膜に替え得ることは勿論である。
他の絶縁膜に替え得ることは勿論である。
第１図は従来例の要部側断面図、第２図は本発明一実施
例の要部側断面図である。 図に於いて、１は基板、２は酸化膜、３は単結晶シリコ
ン半導体層、４及びｌはソース領域、５及び５′はドレ
イン領域、６はゲート酸化膜、７はシリコン・ゲート、
８は下層配線、９は上層配線、１０はカバー・ガラス膜
、１１はアルミニウム配線である。
例の要部側断面図である。 図に於いて、１は基板、２は酸化膜、３は単結晶シリコ
ン半導体層、４及びｌはソース領域、５及び５′はドレ
イン領域、６はゲート酸化膜、７はシリコン・ゲート、
８は下層配線、９は上層配線、１０はカバー・ガラス膜
、１１はアルミニウム配線である。
Claims (1)
- １ 半導体基板上に形成され且つ開口を有する絶縁膜と
、前記開口内に露出された前記半導体基板面及び前記絶
縁膜上に同時に成長された単結晶半導体層及び多結晶半
導体層の該単結晶半導体層に存在するチャネル領域及び
前記多結晶半導体層に形成されたソース領域並びにドレ
イン領域と、前記絶縁膜上に延在された半導体層よりな
る上層配線層と、前記絶縁膜下の半導体基板に高濃度に
導入された該半導体基板と同導電型或いは反対導電型の
不純物導入層で形成され前記絶縁膜上の上層配線層と該
絶縁膜を介して交差する如く配設された下層配線とを含
んでなることを特徴とする半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53021912A JPS5828738B2 (ja) | 1978-02-27 | 1978-02-27 | 半導体装置 |
| US06/015,427 US4353085A (en) | 1978-02-27 | 1979-02-26 | Integrated semiconductor device having insulated gate field effect transistors with a buried insulating film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53021912A JPS5828738B2 (ja) | 1978-02-27 | 1978-02-27 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54114190A JPS54114190A (en) | 1979-09-06 |
| JPS5828738B2 true JPS5828738B2 (ja) | 1983-06-17 |
Family
ID=12068294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53021912A Expired JPS5828738B2 (ja) | 1978-02-27 | 1978-02-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5828738B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49112574A (ja) * | 1973-02-24 | 1974-10-26 | ||
| JPS50107871A (ja) * | 1974-01-30 | 1975-08-25 |
-
1978
- 1978-02-27 JP JP53021912A patent/JPS5828738B2/ja not_active Expired
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49112574A (ja) * | 1973-02-24 | 1974-10-26 | ||
| JPS50107871A (ja) * | 1974-01-30 | 1975-08-25 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54114190A (en) | 1979-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5474952A (en) | Process for producing a semiconductor device | |
| US5442223A (en) | Semiconductor device with stress relief | |
| US4982266A (en) | Integrated circuit with metal interconnecting layers above and below active circuitry | |
| US4700464A (en) | Method of forming trench isolation in an integrated circuit | |
| JPS58139468A (ja) | 半導体装置およびその製造方法 | |
| JPH058587B2 (ja) | ||
| JPS6252963A (ja) | バイポ−ラトランジスタの製造方法 | |
| US4965219A (en) | Method for the manufacturing of insulated gate field effect transistors (IGFETS) having a high response speed in high density integrated circuits | |
| JPS5828738B2 (ja) | 半導体装置 | |
| JPH01112746A (ja) | 半導体装置 | |
| JPS5818784B2 (ja) | ハンドウタイソシ ノ デンキヨクハイセンコウゾウ | |
| JPS61172346A (ja) | 半導体集積回路装置 | |
| JPS6230494B2 (ja) | ||
| JPS6153864B2 (ja) | ||
| JP2596848B2 (ja) | 半導体装置の製造方法 | |
| JP3036092B2 (ja) | 半導体装置の製造方法 | |
| JPS63314870A (ja) | 絶縁ゲ−ト電界効果トランジスタおよびその製造方法 | |
| JPS6092623A (ja) | 半導体装置の製造方法 | |
| JPS6367779A (ja) | 絶縁ゲ−ト型トランジスタおよびその製造方法 | |
| JP2723539B2 (ja) | マスタースライス型半導体装置 | |
| JPS59215741A (ja) | 半導体集積回路装置の製造方法 | |
| JPS63127552A (ja) | 半導体装置 | |
| JPS6114663B2 (ja) | ||
| JPS5838936B2 (ja) | ハンドウタイシユウセキカイロソウチ | |
| JPH04348078A (ja) | Ｍｏｓ型半導体装置 |