JPS5826121B2 - 透明導電膜精密パタ−ン形成法 - Google Patents

透明導電膜精密パタ−ン形成法

Info

Publication number
JPS5826121B2
JPS5826121B2 JP49046244A JP4624474A JPS5826121B2 JP S5826121 B2 JPS5826121 B2 JP S5826121B2 JP 49046244 A JP49046244 A JP 49046244A JP 4624474 A JP4624474 A JP 4624474A JP S5826121 B2 JPS5826121 B2 JP S5826121B2
Authority
JP
Japan
Prior art keywords
conductive film
pattern
transparent conductive
resist
resist pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP49046244A
Other languages
English (en)
Other versions
JPS50139692A (ja
Inventor
邦弘 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suwa Seikosha KK
Original Assignee
Suwa Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suwa Seikosha KK filed Critical Suwa Seikosha KK
Priority to JP49046244A priority Critical patent/JPS5826121B2/ja
Publication of JPS50139692A publication Critical patent/JPS50139692A/ja
Publication of JPS5826121B2 publication Critical patent/JPS5826121B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Electric Cables (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Illuminated Signs And Luminous Advertising (AREA)

Description

【発明の詳細な説明】 本発明は精密なパターンの透明導電膜の形成法に関する
本発明の目的は精密なる透明導電膜パターンを容易に形
成することにある。
本発明の他の目的は透明導電膜パターンの形成に何らの
影響をおよぼさないキノンジアジド形ホトレジストを使
い精密なパターンを作ることにある。
光を透過し、しかも電気伝導性を示す膜としては古くか
らTi、Au等の蒸着薄膜が知られているが、最近は電
気伝導性が優れているうえに光透過率も大きい酸化スズ
や、酸化インジウム等の金属酸化物被膜がしばしば用い
られる様になってきている。
特に最近、液晶の研究が進むにつれて、これらの透明導
電膜は液晶表示駆動電極材料として注目されている。
更にまた金属酸化物の結晶や磁器などでKe r r効
果等の電気光学効果を示す材料用の電極としても欠かせ
ないものとなってきている。
しかし、この様な用途に用いられる場合、透明導電膜は
複雑なパターンを要求されることが多く、その精度も高
度なものが要求される。
一般にこの条件を満たすための従来の透明導電膜パター
ンの形成方法は基板を500℃付近の加熱炉に入れ、塩
化第一スズ、氷酢酸、エタノールを混合した液を吹き付
けにより吹き付けた後、炉から取り出しホトレジストで
パターンを作製し、レジストパターン以外の不用部分は
Zn粉末を散布し、HC1溶液と反応させエツチング除
去して必要なパターンを得ている。
この方法ではZnの駒側羽体1〜2μあり、実際に散布
する時には空気中の水分等の影響により、粒径が5μ位
になってしまうため精密なる微細パターンを作り出すこ
とは非常に困難である。
また膜自身吹き付けによるものであるため膜厚が不均一
になり、エツチングにも高度の技術が要求される。
また他の方法としてはまず基板にCrt蒸着せしめ、ホ
トレジストで陰画パターンを作製する。
レジストパターン以外の不用部分のクロムは赤血塩のア
ルカリ溶液でエツチングし、レジストパターンしてまず
クロムの陰画パターンを形成し、酸化スズ等の透明導電
膜を前記方法で付着させた後、Crをエツチング除去し
、同時に不用導電膜も除去し透明導電膜パターンを作製
するという方法もあるが、この方式ではクロムを蒸着し
た際にクロム膜の表面が酸化物状態となり、酸化スズ等
を付着させると基板あるいは酸化スズ等と酸化物どうし
、強力に結合しクロム膜のエツチングか困難であるばか
りでなく、ややもするとエツチングできない状態に陥る
ことになる。
更に他の方法として基板に5φ程度の酸化スズを含む酸
化インジウムを真空蒸着により付着させた後、熱処理を
しネガタイプのホトレジストによりパターンを作製し、
レジストパターン以外を修酸等によりエツチングする方
式があるが、この方法では導電膜が完全な酸化物膜とし
て安定しているため完全なエツチング除去には長時間エ
ツチング液中に浸さなければならないため困難なばかり
かややもするとオーバーエツチングを起こしたり、レジ
ストパターンもエツチング液によりはがれたりする。
また前記方法により蒸着せしめ熱処理前にネガタイプホ
トレジストによりパターンを作製し、レジストパターン
以外の導電膜を修酸によりエツチングするものもあるが
、この方式ではエツチングは容易に行なえるがレジスト
除去の際、導電膜がまだ安定な状態でないためフェノー
ル系の剥離液に犯され、レジストと同時に剥離され、パ
ターンが崩れてしまう。
更にまたレジスト剥離の容易な方法として酸化インジウ
ムを真空蒸着により付着させて熱処理を行なったものに
アセトン等で容易に剥離のできるキノンジアジド系ホト
レジストによりパターンを作製し、塩酸、酢酸、リン酸
の混合液によりレジストパターン以外の透明導電膜をエ
ツチング除去する方式もあるがキノンジアジド系フォト
レジストはA1等の金属のホトエツチングにはきわめて
有効であるが酸化膜、CVD膜などはややもすれば親水
性表面になりやすい基板に対して耐エツチング性は不十
分であるため、この方法での酸化インジウム等の透明導
電膜の精密パターン形成は適していない。
本発明は以上の様な従来法の欠点は全く持たず酸化物透
明導電膜の精密パターンを容易に、しかもエツチングや
レジスト剥離の際にも伺等問題を起こさずに作成し得る
方法を提供するものである。
本発明を第1図に於て説明する。
まず、第1図aの如く基板に酸化スズあるいは酸化イン
ジウムを真空蒸着により付着させ、bの様にキノンジア
ジド系ホトレジストをスピンナーにより塗布し、マスク
アラ、イメントで露光後現像を行ない、Cの如きレジス
トパターンを作成する。
dはレジストパターン以外の不用部分を塩酸、酢酸、リ
ン酸を混合した液でエツチング除去したものを示す。
eはレジストを剥離後の状態で、剥離にはアセトンを使
用する。
fは蒸着時の着色および完全酸化を目的とするために熱
処理後の状態である。
このように熱処理前に導電膜のエツチングを行なえば膜
が完全に酸化か終了せず金属性が残っているため、キノ
ンジアジド系ホトレジストも適している。
また耐エツチング性も十分であり、レジスト除去にも剥
離液を用いないですむために導電膜に伺らの影響もなく
容易にできる。
この方法を用いれば5μ以下の精密パターンも容易に作
製できる。
以下、本発明について実施例で説明する。
実施例 1 ガラス板に真空蒸着により酸化スズを600A7蒸着に
より付着し、キノンジアジド系ホトレジストAZ−13
50t−スピンナーにより塗布した。
塗布後、レジスト中の溶媒を蒸発させ、しかも温度によ
る架橋を生じない程度の温度70℃で20分乾燥し、マ
スクアライメントにより20SeC露光を行ない、現像
液に39sec侵し、第1図の如きレジストパターンを
作製した。
レジストパターン以外の不用部分の膜は、しゆう酸によ
りエツチング除去した。
レジスト剥離にはアセトン溶液中に3Qsec侵しレジ
ス)1溶解除去した後、完全に酸化終了させ、膜を透明
とするために450℃で巧分熱処理を行なった。
実施例 2 PLZT;仮に真空蒸着により、酸化インジウムを80
OA’蒸着しキノンジアジド系ホトレジスト0FPIス
ピンナーにより塗布する。
塗布後、レジスト中の溶媒を蒸発させ、しかも温度によ
る架橋を生じない程度の温度85℃で20分乾燥しマス
クアライメントにより15sec露光を行ない、現像し
て第2図の如きレジストのパターンを作製した。
レジストパターン以外の不要部分は塩酸10cc、酢酸
30ccとリン酸49ccとを混合した液により30秒
液中に浸し、エツチング除去した。
レジスト剥離にはアセトン液中に20sec浸し、溶解
除去した。
これによりできた透明導電膜パターンは蒸着時の着色が
残っているばかりか、膜としても非常に不安定な状態に
あるため500℃で6分熱処理を行ない透明導電膜とし
て安定させた。
本実施例の精密導電膜を施したPLZT;仮を時刻表示
に用いると第3図の如き完全固体化電子時計が完成する
以上、実施例で示す如く透明導電膜の熱処理前にキノン
ジアジド系ホトレジストでパターンを作製し、エツチン
グを行なえば容易に高精度精密パターンが形成できる。
【図面の簡単な説明】
第1図は本発明の方法を示した図である。 1は蒸着時の導電膜、2は基板、3はキノンジアジド系
ホトレジスト、4は熱処理後の透明導電膜。 第2図はレジストの精密パターンである。 第3図は本発明により得られたものを時計に組み込んだ
ものである。

Claims (1)

  1. 【特許請求の範囲】 1 以下の工程からなることを特徴とする透明導電膜精
    密パターン形成法。 (1)基板上に酸化スズあるいは酸化インジウムの薄膜
    を真空蒸着により形成する工程。 (2)前記薄膜上にキノンジアジド系ホトレジストを塗
    布する工程。 (3)前記キノンジアジド系ホトレジストを露光、現像
    して所定のレジストパターンを形成する工程。 (4)前記レジストパターン以外の不用部分をエツチン
    グ除去する工程。 (5)前記レジストパターンをアセトン液中に浸漬して
    剥離する工程。 (6)前記薄膜に熱処理を施こして完全酸化させる工程
JP49046244A 1974-04-24 1974-04-24 透明導電膜精密パタ−ン形成法 Expired JPS5826121B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP49046244A JPS5826121B2 (ja) 1974-04-24 1974-04-24 透明導電膜精密パタ−ン形成法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP49046244A JPS5826121B2 (ja) 1974-04-24 1974-04-24 透明導電膜精密パタ−ン形成法

Publications (2)

Publication Number Publication Date
JPS50139692A JPS50139692A (ja) 1975-11-08
JPS5826121B2 true JPS5826121B2 (ja) 1983-06-01

Family

ID=12741718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP49046244A Expired JPS5826121B2 (ja) 1974-04-24 1974-04-24 透明導電膜精密パタ−ン形成法

Country Status (1)

Country Link
JP (1) JPS5826121B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0668253U (ja) * 1992-12-25 1994-09-22 有限会社桝倉建設 シ−ト状物を被着させた通電ボックスのカバ−プレ−ト

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57125921A (en) * 1981-01-29 1982-08-05 Nippon Sheet Glass Co Ltd Production of substrate stuck with transparent conductive film
JPS60116150A (ja) * 1983-11-29 1985-06-22 Matsushita Electric Ind Co Ltd 半導体装置
JPH0636466B2 (ja) * 1988-05-02 1994-05-11 三菱電機株式会社 ポジ型画像形成方法
JP3583455B2 (ja) * 1994-02-01 2004-11-04 関西ペイント株式会社 回路板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0668253U (ja) * 1992-12-25 1994-09-22 有限会社桝倉建設 シ−ト状物を被着させた通電ボックスのカバ−プレ−ト

Also Published As

Publication number Publication date
JPS50139692A (ja) 1975-11-08

Similar Documents

Publication Publication Date Title
US4670097A (en) Method for patterning transparent layers on a transparent substrate
JPS61220328A (ja) リフト・オフ・マスクの製造方法
US4348255A (en) Process for the preparation of an optically transparent and electrically conductive film pattern
JPS5826121B2 (ja) 透明導電膜精密パタ−ン形成法
JPH02253692A (ja) パターン形成方法およびパネル基板の製造方法
US4266008A (en) Method for etching thin films of niobium and niobium-containing compounds for preparing superconductive circuits
JPS5929926B2 (ja) 液晶表示器の製造方法
JPS5823735B2 (ja) 薄膜コンデンサ−ないし薄膜抵抗用のタンタルから成る層の製法
JPS63310513A (ja) 酸化錫透明電極の製造法
JPS61166132A (ja) 薄膜の選択的形成方法
JPS61208050A (ja) 導電性フイルムのパタ−ン形成法
JPS6146520Y2 (ja)
JPH01151237A (ja) 透明導電性膜のエツチング方法
JPS61145529A (ja) 透明電極パタ−ンの形成方法
JPS6365063A (ja) 補助金属電極付き透明電極の形成方法
JPS5814006B2 (ja) 酸化すゞ導電膜の選択的除去方法
JPS5872922A (ja) 液晶表示装置の製造方法
JPS61170738A (ja) 多層レジストによるリフト・オフプロセス
JPS589140A (ja) フオトレジストの付着性を改善する方法
JPS5871375A (ja) 金薄膜のエツチング法
JPH0370330B2 (ja)
JPS6255653A (ja) フオトマスクの製造方法
JPS61236634A (ja) 表示装置用透明電極の製造法
JPH04109223A (ja) 液晶表示素子の製造方法
JPH04332407A (ja) 酸化錫系薄膜のパターニング方法