JPS5826052B2 - 蓄積プログラム製御装置の学習装置 - Google Patents

蓄積プログラム製御装置の学習装置

Info

Publication number
JPS5826052B2
JPS5826052B2 JP54102056A JP10205679A JPS5826052B2 JP S5826052 B2 JPS5826052 B2 JP S5826052B2 JP 54102056 A JP54102056 A JP 54102056A JP 10205679 A JP10205679 A JP 10205679A JP S5826052 B2 JPS5826052 B2 JP S5826052B2
Authority
JP
Japan
Prior art keywords
circuit
register
program control
storage program
control device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54102056A
Other languages
English (en)
Other versions
JPS5627426A (en
Inventor
新太郎 江口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP54102056A priority Critical patent/JPS5826052B2/ja
Publication of JPS5627426A publication Critical patent/JPS5627426A/ja
Publication of JPS5826052B2 publication Critical patent/JPS5826052B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Electrically Operated Instructional Devices (AREA)
  • Debugging And Monitoring (AREA)

Description

【発明の詳細な説明】 この発明は、蓄積プログラム制御装置の学習装置、特に
電子計算機、電子交換機等に用いられている蓄積プログ
ラム制御装置のディジタル回路を学習者に訓練させるた
めの学習装置に関するものである。
蓄積プログラム制御によるディジタル回路は、従来の単
機能のディジタル回路のように、一つの機能を実現する
回路ではなく、多くの機能を各種の基本回路により構成
するもので、各命令ごとに、各基本回路の制御順序等を
異にし、同一装置で、各種の機能を果すことができるよ
うにしたものである(この機能は、命令という形で与え
られ、各方式により、十数種類から、百数十種類のもの
まである)。
従って、蓄積プログラムによるディジタル回路は、同一
回路ではあるが、各命令によって、異なった機能を果す
ために、異なる順序で動作するように構成されている。
このために、制御方法が複雑で、この回路動作を理解す
ることが、はなはだ困難なものになっている。
本発明は、この困難を解決するためになされたもので、
まず、非常に複雑な大形電子計算機や、電子交換機の制
御装置と制御構造の同じモデルを作成し、これに与えら
れた命令をデコーダで解読して、制御信号が決定される
と、これを表示し、この制御信号の動作を、その順序に
従って、手操作によって、ゆっくりと与えることにより
、この電子計算機モデルの動作を可視できるようにして
、動作を学習させるようにすることを目的としている。
以下、図面にもとづいて、本発明の詳細な説明する。
第1図は、蓄積プログラム制御方式による電子計算機モ
デルの実施例であり、この図面にもとづいて、計算機回
路の動作を説明する。
まず、メモリバッファレジスタ(MBR)に、主記憶装
置(MM)のM番地から取り出された情報が入っている
ものとする。
ゲートG6を開くと、この情報が命令レジスタ(IR)
に入れられる。
IRのFは命令コードで、Nは番地を示す。
命令コードは、デコーダ(DEC)で解読され、コント
ローラ(CTL)において制御線への信号やゲートを開
く順序等が決定される。
たとえば、この命令が加算命令(Add)であったとす
れば、CTLの制御により、演算回路(ARITH)は
、加算回路に設定され、ゲートを開く順序は、 G1→G2→G8→G4→G2→G5→G6のようにな
される。
ゲー1−G、が開くと、N番地がアドレスレジスタ(A
R)に入れられ、ゲートG2が開くと、主記憶装置(M
M)の中のN番地の内容(n)が、メモリバッフアレシ
ス、り(MBR)に取り出される。
次にゲートG8が開くと、内容(n)がBレジスタ(R
EGB)に入れられ、Aレジスタ(REG A)の内容
(k)が演算回路(ARITH)により加算され、その
結果として(k+n)がAレジスタに入れられる。
次に、ゲートG4が開くと、ロケーションレジスタ(L
R)に入っていた、この加算命令の番地Mに1を加え(
これは加算回路ADDによる)これをアドレスレジスタ
(AR)に入れる。
従って、該レジスタ(AR)の内容はM+1となる。
次にゲートG2を開くと、M+1番地の内容がレジスタ
(MBR)に取り出される。
また、ゲ゛−トG5を開いて、アドレスレジスタ(AR
)の内容M+1をレジスタ(LR)に入れ、次の命令の
番地指示の準備をする。
そして、ゲー1− G6を開くと、M+1番地の内容が
、命令レジスタIRに入り、この命令の実行へと進むの
である。
Add命◆の実行の動作順序は入路上述の如く行なわれ
るが、実際には、この動作はクロックパルスの制御によ
り瞬時にして(ナノ セコンド単位で)行なわれるので
、学習者にはこれを可視的に理解することができない。
そこで、本発明では、デコーダ(DEC)で命令を解読
すると、コントローラ(CTL)は制御信号の一部を設
定すると共に、ゲートを開く順序を表示するようにする
例えば、第3図図示CTLの表示のように、Addの場
合には、該Ad、dに対応したランプLMPが点火する
そこで、ゲートG3.G2.G8.G4.G2.G5.
G6のボタンを、この順序に従って、1つづつ、レジス
タや主記憶装置(MM)の表示を確認しながら、操作す
れば、Addの命令の実行されてゆく状態が、2進また
は10進表示によって表示され、動作の進行情況が明確
に理解されよう。
このため、本発明の場合、第2図、第3図に示すように
、MM、IR,BR,MBR,REG A。
REG B、R,EG C,AR,LRの記憶内容
を2進表示、あるいは10進表示で可視できるようにし
である(ランプ、数字管、発光ダイオード、液晶等によ
る)。
また、MMの番地(ADDR)表示、および読み出しや
、書き込みの場合のその番地を示す位置の可視表示LM
Pをも必要に応じて行なうようにし、命令実行の進行状
況が明らかになるようにしである。
第1図には、命令の制御をゲート信号01〜G14等で
示しであるが、実際の回路では、リセット、クリヤ、シ
フト、回路切替等の各種の制御信号がコントローラ(C
TL)から出されている。
これらを手動操作する方法は、ゲート信号のボタンG、
G2.・・・・・・、Gnを押下することによって、各
種の制御ができるようにしなければならない。
この回路の実施例を、第4図、第5図に示す。
第4図A図示のG1〜Gnボクンのうちの1つを押下す
れば、フリップ フロップFFGがセットされ、クロッ
ク パルスpによって、フリップフロップFFA、FF
Bが作動し、P1+P2rP3tP4等のパルスが取り
出される。
これらの動作は、第4図B図示のp、a、b、Pl、〜
、P4のタイムチャートに示す通りである。
このPl、P2.・・・・・・のパルスは、第5図に示
すように、デコーダ(DEC)で解読された指示信号(
第5図ではAddの例を示しである)が、コントローラ
(CTL)に与えられる。
これにより、演算回路(ARITH)を加算回路に切替
える。
次に、学習者が01ボタンを押すと信号g1が論理とな
り、上記P1パルスによって、第1図図示ゲートG1を
開く信号が出され、つづいて、P2パルスにより、レジ
スタ(MB R)をリセットして、主記憶装置(MM)
からの読み出しの準備をする。
次に、G2ボタンを押せば、P1パルスによって、ゲー
トG2を開き、主記憶装置(MM)の内容がレジスタ(
MBR)に取り出され、つづいて、P2パルスによって
、この内容が再び主記憶装置(MM)に書き込まれる(
この主記憶装置(MM)はコアメモリの場合である)。
次に、G8ボタンを押せば、P1パルスによって、レジ
スタCREG B)がリセットされ、P2パルスによ
ってゲートG8が開き、レジスタ(MBR)の内容がレ
ジスタ(REG B)に入り、演算回路(ARITH
)の加算回路によって、すでに与えられているレジスタ
(REG A)の内容の数値と加算され、これがまた
、レジスタ(REGA)に入れられる。
以下、さきに示したように、G4゜G2.G5.G6の
各ゲートを開くことになるのである(図の例では省略し
である)。
以上は、加算命令の例について、説明したのであるが、
L ood 命令、S tore 命◆、Jump
命◆等についても同様である。
また、外部装置(タイプ入力等)からの入力(IN)、
外部装置への出力(OUT)はCレジスタ(REG
C)を介して、バツーファレジスタ(BR)を利用して
、主記憶装置(MM)への入出力がなされるようになっ
ている。
ジャンプ条件の設定は、第1図図示フリップフロップ(
FFI)によって行なわれるようになっている。
以上のように本発明によれば、蓄積プログラム制御装置
の動作を詳細に追跡し、その都度、レジスタ、メモリ等
の内容を表示させ、学習者にその動作を理解させること
ができる。
このために複雑なディジタル回路を学習させる上で、非
常に効果的であり、学習者への学習能率の向上に役立つ
ものである。
また、この装置で、プログラムの命令を手動操作で1つ
づつ解読し、実行させて答を出した後、さらにこれを自
動的に瞬時にして実行せしめるようにすることもできる
ので、この両者を比較させることにより、本当の蓄積プ
ログラム制御装置の威力を理解させることができる。
【図面の簡単な説明】
第1図は本発明の学習装置に用いる蓄積プログラム制御
方式による電子計算機モデルの一実施例、第2図および
第3図は夫々本発明の学習装置に用いる一実施例表示態
様、第4図は本発明の学習装置に用いるパルス発生回路
の一実施例構成、第5図は本発明の学習装置に用いる信
号生成回路の一実施例構成を示す。 図中、MMは主記憶装置、ARはアドレスレジスタ、M
BRはメモリバッファレジスタ、■Rは命令レジスタ、
DECはデコータ、CTLはコントローラ、ARITH
は演算回路、FFG、FFQ。 FFA、FFBは夫々フリップ フロップを表わす。

Claims (1)

    【特許請求の範囲】
  1. 1 大容量記憶回路、演算回路、制御回路および入出力
    回路を含む構成回路を備えた蓄積プログラム制御装置に
    おいて、各構成回路の予め定められたものの状態を各処
    理ステップ毎に、可視状態で表示得るよう構成すると共
    に各命令ごとに対応して予め定められたゲート制御信号
    を含む信号を順次手操作で与える信号生成回路をもうけ
    、該信号生成回路の出力によって蓄積プログラム制御装
    置の構成回路の動作状態を可視的に表示するようにした
    ことを特徴とする蓄積プログラム制御装置の学習装置。
JP54102056A 1979-08-09 1979-08-09 蓄積プログラム製御装置の学習装置 Expired JPS5826052B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP54102056A JPS5826052B2 (ja) 1979-08-09 1979-08-09 蓄積プログラム製御装置の学習装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP54102056A JPS5826052B2 (ja) 1979-08-09 1979-08-09 蓄積プログラム製御装置の学習装置

Publications (2)

Publication Number Publication Date
JPS5627426A JPS5627426A (en) 1981-03-17
JPS5826052B2 true JPS5826052B2 (ja) 1983-05-31

Family

ID=14317105

Family Applications (1)

Application Number Title Priority Date Filing Date
JP54102056A Expired JPS5826052B2 (ja) 1979-08-09 1979-08-09 蓄積プログラム製御装置の学習装置

Country Status (1)

Country Link
JP (1) JPS5826052B2 (ja)

Also Published As

Publication number Publication date
JPS5627426A (en) 1981-03-17

Similar Documents

Publication Publication Date Title
US7640509B2 (en) Program creation apparatus, program creation method and program
JP6069997B2 (ja) 電子機器、プログラム及び表示制御方法
JPS5826052B2 (ja) 蓄積プログラム製御装置の学習装置
Bork et al. Personal computers in learning
Hamada Turing machine and automata simulators
US3357113A (en) Device for teaching computer operation and programming
US6230264B1 (en) Parameterless language in a machine for implementation thereof
JPS63278732A (ja) 組立作業指示装置
Robbins et al. A microprogramming animation
Hazlett A MIPS datapath simulator for enhancing visual learning of computer architecture
JPS6111765Y2 (ja)
JPS6033475Y2 (ja) プログラム付小型電子式計算機
JPS5856121B2 (ja) シ−ケンスプログラマ
JPS54156449A (en) Simulate unit
Ward Header Files and Delays
Peterson et al. PRISM: A Simple Simulation for Introduction of Assembly Language and Computer Architecture
JPS59180705A (ja) シ−ケンス制御装置
von Kaenel Microprogramming a watch: tools for a course in computer organization
Sentance et al. Learning To Program With Visual Basic And. Net Gadgeteer
Robin New programmable, graphical calculators. Casio: fx6300G, fx7700G; Texas: TI81. TI85; Sharp: EL 9200 and 9300
JPH04233605A (ja) ロボット言語編集装置
JPH11175114A (ja) プログラマブルコントローラ
JPS61273570A (ja) シミユレ−シヨン装置
JPS5856123B2 (ja) シ−ケンス制御装置
JPS5830614B2 (ja) プログラム計算機