JPS5825692A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPS5825692A JPS5825692A JP56124565A JP12456581A JPS5825692A JP S5825692 A JPS5825692 A JP S5825692A JP 56124565 A JP56124565 A JP 56124565A JP 12456581 A JP12456581 A JP 12456581A JP S5825692 A JPS5825692 A JP S5825692A
- Authority
- JP
- Japan
- Prior art keywords
- display
- counter
- contents
- marker
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Length Measuring Devices By Optical Means (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、表示用メモリに記憶されているデータ乞表示
用アドレスカウンタに従って読み出し、Ｄ／Ａ変換して
信号波形としてＣＲＴ（陰極線管）等の表示装置１ｍ−
（表示する信号波形表示装置に関する。
用アドレスカウンタに従って読み出し、Ｄ／Ａ変換して
信号波形としてＣＲＴ（陰極線管）等の表示装置１ｍ−
（表示する信号波形表示装置に関する。
一般Ｃ二、信号波形表示装置に８いて信号波形の任意の
２点間のデータ差を計測するには、ＣＲ７画面上に設け
られた目盛りＸ使用するか、又は、定規等ｙｃＲＴ画面
にあてて計測することが多かった。しかしながら、この
種の方法では正確な計測が行なえず、特（二、広角偏向
のＣＲＴｙ（用いる場合には表示の直線性に問題がある
ため、計測結果に大きな誤差が生じていた。
２点間のデータ差を計測するには、ＣＲ７画面上に設け
られた目盛りＸ使用するか、又は、定規等ｙｃＲＴ画面
にあてて計測することが多かった。しかしながら、この
種の方法では正確な計測が行なえず、特（二、広角偏向
のＣＲＴｙ（用いる場合には表示の直線性に問題がある
ため、計測結果に大きな誤差が生じていた。
本発明は、断る点に鑑み、信号波形−Ｌの計測しようと
する任意の２点にマーカー７表示し、そのデータ差全数
値表示することによりデータ差Ｚ直読可能とした新規な
表示装置を提供するものである。
する任意の２点にマーカー７表示し、そのデータ差全数
値表示することによりデータ差Ｚ直読可能とした新規な
表示装置を提供するものである。
以下、本発明の実施例１図面を参照しながら説明する。
第１図は本発明による表示装置の実施例〉示すブロック
図であり、（１）はデータを記憶する表示用メモリ、（
２）は表示用メモリｆｉ＋のアドレスＺ指定する表示用
アドレスカウンタ、（３）は読み出されたデータをアナ
ログ信号Ｃ二変換するル値変換器、（４）は偏向回路、
＋５＋ハＣＦｅ ’ｒ、 ５’−１＋６１ｆ７１）ｆ
第１ マーカー及び第２マーカーのアドレスが各々設定
されるマーカーアドレス設定用のアップダウンカウンタ
（以下、アドレス設定カウンタと呼ぶ） 、＋８１Ｆ９
１はアドレス設定カウンタ１６１＋７１の各々の内容と
表示用アドレスカウンタ（２）の内容を比較する比較器
、０１０１１は単発回路、Ｑ２はＯＲ回路、（１３１は
輝度変調回路、さらに、０４１及び（１りは各々比較器
＋８１ｆ９１の出力に応じて表示用メモリ１１）の内容
が設定され、且つ計測用クロックＣ’Ｌ−ｙカウントす
るプリセッタブルダウンカウンタ、ｆ１６１はプリセッ
タブルダウンカウンタからの信号ボローＢ−７人力し、
出方として信号ＬＡＴＣ！Ｈ乞発生する巣発生路、０７
）はＡＮＤ回路（１厨ま信号ＬＡＴＣＨに応じてプリセ
ッタブルダウンカウンタ０４１の内容ンラッナするラッ
チ授びデコーダ回路、ｌ１１は数値表示装置である。そ
して、この表示装置はアドレスバスＡＢ及びデータバス
ＤＢに設けられたスイッチ（４）、Ｒ１１，１２３ｃ２
４１’Ｐ介してメインコンピュータ（図示せず）ζ：接
続さＡｔている。
図であり、（１）はデータを記憶する表示用メモリ、（
２）は表示用メモリｆｉ＋のアドレスＺ指定する表示用
アドレスカウンタ、（３）は読み出されたデータをアナ
ログ信号Ｃ二変換するル値変換器、（４）は偏向回路、
＋５＋ハＣＦｅ ’ｒ、 ５’−１＋６１ｆ７１）ｆ
第１ マーカー及び第２マーカーのアドレスが各々設定
されるマーカーアドレス設定用のアップダウンカウンタ
（以下、アドレス設定カウンタと呼ぶ） 、＋８１Ｆ９
１はアドレス設定カウンタ１６１＋７１の各々の内容と
表示用アドレスカウンタ（２）の内容を比較する比較器
、０１０１１は単発回路、Ｑ２はＯＲ回路、（１３１は
輝度変調回路、さらに、０４１及び（１りは各々比較器
＋８１ｆ９１の出力に応じて表示用メモリ１１）の内容
が設定され、且つ計測用クロックＣ’Ｌ−ｙカウントす
るプリセッタブルダウンカウンタ、ｆ１６１はプリセッ
タブルダウンカウンタからの信号ボローＢ−７人力し、
出方として信号ＬＡＴＣ！Ｈ乞発生する巣発生路、０７
）はＡＮＤ回路（１厨ま信号ＬＡＴＣＨに応じてプリセ
ッタブルダウンカウンタ０４１の内容ンラッナするラッ
チ授びデコーダ回路、ｌ１１は数値表示装置である。そ
して、この表示装置はアドレスバスＡＢ及びデータバス
ＤＢに設けられたスイッチ（４）、Ｒ１１，１２３ｃ２
４１’Ｐ介してメインコンピュータ（図示せず）ζ：接
続さＡｔている。
次に、本発明の実施例の動作’ｉ？ＣＲＴ（５１にどけ
る表示例７示す第２図及びタイミングチャート第３図！
参照しながら説明する。
る表示例７示す第２図及びタイミングチャート第３図！
参照しながら説明する。
先ず、メインコンピューターから表示すべきデータがス
イッチα１（Ｊｕｌ ’Ｙ介して表示用メモリ（１）Ｃ
：転送される。表示用メモ！ｊ ｉｌｌに記憶されたデ
ータはスイッチＣ２４１ケ介して表示用アドレスカウン
タ（２）【二従ッテ読み出さ几、Ｄ／Ａ変換器（３１で
アナログ信号に変換され、この信号が偏向回路（４）に
印加されること（二よりＣＲＴ（５１にて第２図Ａの如
き信号波形が表示される・ そこで、第２図Ｉ：示す信号波形Ａ上の２点に１、Ｒ２
が記憶されている表示用メモリｉｌｌのアドレスｒＨ１
ｎ２ ン、アドレス設定カワンタ（６）及び（７）にク
ロックパルスＰ１、Ｐｇを各々印加することにより設定
する。表示用アドレスカウンタ（２）の内容がカウント
アツプし、アドレス設定カウンタ（６）の内容ｎ１芯一
致すると、比較器（８）の出力ＭＣＩは第３図（イ）の
如＜：ｒＨＪｌ＝なり、この信号が単発回路（＋１）に
印加され、単発回路０１１は所定の期間、ＯＲ回路（１
２＋を介して輝度変調回路Ｏｊに信号ン与える。このた
め、ＣＲＴ１５１画面上で点に１が明るく輝き、第１マ
ーカーが信号波形Ａ上に表示される。さらに表示用アド
レスカウンタ（２）の内容がカウントアツプし、アドレ
ス設定カウンタ（７）の内容ｎ２に一致すると、比較器
（９）の出力ＭＣ２も第３図（ロ）の如く「ＨＪ を二
立ち上がり、この信号が単発口ＦＩＩＩＯＩに印加され
、単発回路０αは、所定の期間、ＯＲ回路口ｚｔ介して
輝度変調回路（１３１（二信号Ｚ与えるため、点に２が
明るく輝き第２マーカーが＠２図【二示すように信号波
形Ａ上に表示される。このように、信号波形上に第１マ
ーカー及び第２マーカーが輝度変調により表示される。
イッチα１（Ｊｕｌ ’Ｙ介して表示用メモリ（１）Ｃ
：転送される。表示用メモ！ｊ ｉｌｌに記憶されたデ
ータはスイッチＣ２４１ケ介して表示用アドレスカウン
タ（２）【二従ッテ読み出さ几、Ｄ／Ａ変換器（３１で
アナログ信号に変換され、この信号が偏向回路（４）に
印加されること（二よりＣＲＴ（５１にて第２図Ａの如
き信号波形が表示される・ そこで、第２図Ｉ：示す信号波形Ａ上の２点に１、Ｒ２
が記憶されている表示用メモリｉｌｌのアドレスｒＨ１
ｎ２ ン、アドレス設定カワンタ（６）及び（７）にク
ロックパルスＰ１、Ｐｇを各々印加することにより設定
する。表示用アドレスカウンタ（２）の内容がカウント
アツプし、アドレス設定カウンタ（６）の内容ｎ１芯一
致すると、比較器（８）の出力ＭＣＩは第３図（イ）の
如＜：ｒＨＪｌ＝なり、この信号が単発回路（＋１）に
印加され、単発回路０１１は所定の期間、ＯＲ回路（１
２＋を介して輝度変調回路Ｏｊに信号ン与える。このた
め、ＣＲＴ１５１画面上で点に１が明るく輝き、第１マ
ーカーが信号波形Ａ上に表示される。さらに表示用アド
レスカウンタ（２）の内容がカウントアツプし、アドレ
ス設定カウンタ（７）の内容ｎ２に一致すると、比較器
（９）の出力ＭＣ２も第３図（ロ）の如く「ＨＪ を二
立ち上がり、この信号が単発口ＦＩＩＩＯＩに印加され
、単発回路０αは、所定の期間、ＯＲ回路口ｚｔ介して
輝度変調回路（１３１（二信号Ｚ与えるため、点に２が
明るく輝き第２マーカーが＠２図【二示すように信号波
形Ａ上に表示される。このように、信号波形上に第１マ
ーカー及び第２マーカーが輝度変調により表示される。
ところで、比較器＋８１ ｆ９１の出力Ｍ（ｌ及びＭＣ
２（第３図（イ）及び（四）は各々プリセッタブルダウ
ンカウンタ０４）及び（１５１のＰＥ端子にも入力され
、プリセッタブルダウンカウンタ０４１（１５＋にはＰ
Ｋ端子に信号が人力されたときの表示用メモリ（１）の
内容がデータバスＤＢ７！ｌ−介して設定される。つま
り、プリセッタブルカウンタ０４）にはアドレス設定カ
ウンタ（６）に設定さＪｔたアドレスｎ１ に対応する
データ即ち点に１のデータＤ１が設定され、プリセッタ
ブルカウンタ１１５１にはアドレス設定カウンタｆ７１
に設定されたアドレスｎ２に対応するデータ即ちαに２
のデータＤ２が設定される。又、プリセッタブルダウン
カウンタ１１４．αりのクロック端子ＧＫには、計測用
クロックＯＬ及び比較器（９）の出力ＭＯ２にインバー
タのを介して反転した信号及びプリセッタブルダウンカ
ウンタ０５１の内容が「ＯＪ（二なったときＵＬＪとな
り通常ｒＦＴＪである信号ボローＢ（第３図（７埼）が
入力されたＡＮＤゲート０７１の出力が入力されている
。
２（第３図（イ）及び（四）は各々プリセッタブルダウ
ンカウンタ０４）及び（１５１のＰＥ端子にも入力され
、プリセッタブルダウンカウンタ０４１（１５＋にはＰ
Ｋ端子に信号が人力されたときの表示用メモリ（１）の
内容がデータバスＤＢ７！ｌ−介して設定される。つま
り、プリセッタブルカウンタ０４）にはアドレス設定カ
ウンタ（６）に設定さＪｔたアドレスｎ１ に対応する
データ即ち点に１のデータＤ１が設定され、プリセッタ
ブルカウンタ１１５１にはアドレス設定カウンタｆ７１
に設定されたアドレスｎ２に対応するデータ即ちαに２
のデータＤ２が設定される。又、プリセッタブルダウン
カウンタ１１４．αりのクロック端子ＧＫには、計測用
クロックＯＬ及び比較器（９）の出力ＭＯ２にインバー
タのを介して反転した信号及びプリセッタブルダウンカ
ウンタ０５１の内容が「ＯＪ（二なったときＵＬＪとな
り通常ｒＦＴＪである信号ボローＢ（第３図（７埼）が
入力されたＡＮＤゲート０７１の出力が入力されている
。
従って、比較器（９）の出力ＭＣ２がｒＨＪになると、
この時点からプリセッタブルダウンカウンタＱ４１及び
＋１５１は計測クロックＣＬｙ入力してカウントダウン
を開始する。カウントダウンが進みブリセボローＢはｒ
ＬＪとなり、このため、計測クロックＣＬはブリセカウ
ンタダウン力ワンタ０４１及ヒ０９ンタ１１４１の値は
、点に１のデータＤ１ と点に２のデータＤ２とのデー
タ差Ｄｔとなる。
この時点からプリセッタブルダウンカウンタＱ４１及び
＋１５１は計測クロックＣＬｙ入力してカウントダウン
を開始する。カウントダウンが進みブリセボローＢはｒ
ＬＪとなり、このため、計測クロックＣＬはブリセカウ
ンタダウン力ワンタ０４１及ヒ０９ンタ１１４１の値は
、点に１のデータＤ１ と点に２のデータＤ２とのデー
タ差Ｄｔとなる。
ところで、信号ボローＢはＡＮＤゲート０７１に入力さ
れるだけでなく、単発回路ｆ１６１ｃも入力され、単発
回路ｆ１６１はラッチ及びデコーダ回路側にラッチのタ
イミング？示す第３図に）のような信号ＬＡＴＯＨＭ出
力する。このため、ラッチ及びデコーダ回路１１８１に
は、プリセッタブルダウンカウンタ（＋４１の値即ちデ
ータ差Ｄｔがラッチされ、デコードされた後、数値表示
装置（１！ｌでデータ差Ｄｔが数値表示されることとな
る。そして、必要に応じてスイッチ１〃乞介してラッチ
廃びデコーダ回路ｆ１８）から得らレタデータ差？メイ
ンコンビ二一タに転送し、種々の処理７行な；ｂせるこ
とができる。
れるだけでなく、単発回路ｆ１６１ｃも入力され、単発
回路ｆ１６１はラッチ及びデコーダ回路側にラッチのタ
イミング？示す第３図に）のような信号ＬＡＴＯＨＭ出
力する。このため、ラッチ及びデコーダ回路１１８１に
は、プリセッタブルダウンカウンタ（＋４１の値即ちデ
ータ差Ｄｔがラッチされ、デコードされた後、数値表示
装置（１！ｌでデータ差Ｄｔが数値表示されることとな
る。そして、必要に応じてスイッチ１〃乞介してラッチ
廃びデコーダ回路ｆ１８）から得らレタデータ差？メイ
ンコンビ二一タに転送し、種々の処理７行な；ｂせるこ
とができる。
ここで、ＯＲ’ｌｌ’ｔ５＋＠面上（：明るく輝いて表
示される２つのマーカーを見ながら、アドレス設定力ｒ
７ンタｔ６＋ ｚ ヒ［７１に印加さ才するクロックパ
ルスＰ１及びＰ２の！！Ｚ各々制御すれば、表示波形上
で任意の２点間のデータ差？計測することが可能となる
。
示される２つのマーカーを見ながら、アドレス設定力ｒ
７ンタｔ６＋ ｚ ヒ［７１に印加さ才するクロックパ
ルスＰ１及びＰ２の！！Ｚ各々制御すれば、表示波形上
で任意の２点間のデータ差？計測することが可能となる
。
尚、本実施例に８いては、マーカーとして第２図に示す
ような弘表示ケ用いたが、計測しようとする２点！示す
マーカーであれば他のもθ）でもよく、例えば、カーソ
ルの如き線表示によるマーカーでもよい。
ような弘表示ケ用いたが、計測しようとする２点！示す
マーカーであれば他のもθ）でもよく、例えば、カーソ
ルの如き線表示によるマーカーでもよい。
本発明による表示装置は、上述の如く、簡単な構成で、
計測しようどする２点にマーカーを表示すると共にその
データ差！数値表示することができ、正確な計測が容易
となる。又、計測しようとする２点のデータ全メインコ
ンピュータに取り込んで、ｆｌ−見するのではなく、表
示装置側でデータ差Ｚ得るようにしているので、メイン
コンピー−ｙのプログラムの簡略化にも役立つ。
計測しようどする２点にマーカーを表示すると共にその
データ差！数値表示することができ、正確な計測が容易
となる。又、計測しようとする２点のデータ全メインコ
ンピュータに取り込んで、ｆｌ−見するのではなく、表
示装置側でデータ差Ｚ得るようにしているので、メイン
コンピー−ｙのプログラムの簡略化にも役立つ。
【図面の簡単な説明】
第１図は本発明【二よる表示装置の実施例〉示すブロッ
ク図、第２ｆりは本実施例のＣＲＴ画面上での表示例？
示す図、第３図（イ）〜に）は本実施例の動作乞説明す
るためのタイミングチャートである。 主な図番の説明 ｉｌ＋・・・表示用メモリ、 （２）・・・表示用アド
レスカウンタ、 （：３１・・・Ｄ／Ａ変換器、 （４
）・・・偏向回路、 （５）・・・Ｃ’ＲＴ 、 ｆ
６１ｆ７）・・・アドレス設定カウンタ、（８）（９）
・・・比較器、 ００１１１１１・・・単発回路、０３
・・・輝度変調回路、ｆ１４１１１５１・・・プリセッ
タブルダウンカウンタ、０ｎ・・・単発向Ｊ ０９・
・・ラッチ及びデコーダ回路、１９・・、数値表示装置
、 α６１２１１ｒ’力（２）・・・スイッチ１〆１ ±千
ク図、第２ｆりは本実施例のＣＲＴ画面上での表示例？
示す図、第３図（イ）〜に）は本実施例の動作乞説明す
るためのタイミングチャートである。 主な図番の説明 ｉｌ＋・・・表示用メモリ、 （２）・・・表示用アド
レスカウンタ、 （：３１・・・Ｄ／Ａ変換器、 （４
）・・・偏向回路、 （５）・・・Ｃ’ＲＴ 、 ｆ
６１ｆ７）・・・アドレス設定カウンタ、（８）（９）
・・・比較器、 ００１１１１１・・・単発回路、０３
・・・輝度変調回路、ｆ１４１１１５１・・・プリセッ
タブルダウンカウンタ、０ｎ・・・単発向Ｊ ０９・
・・ラッチ及びデコーダ回路、１９・・、数値表示装置
、 α６１２１１ｒ’力（２）・・・スイッチ１〆１ ±千
Claims (1)
- １）表示用メモリｆ二記憶さｎているデータを表示用ア
ドレスカウンタに従って読み出し、Ｄ／Ａ変換し一〇信
号波形としてＣＲＴにて表示する信号波形表示装置に１
６いて、第１及び第２のマーカーのアドレスン；役定す
る第１泣び第２のマーカーアドレス設定手段と、該両マ
ーカーアドレス設定手段の内容に応じて前記第１及び第
２のマーカーを前記信号波形上ｌ二表示するマーカー表
示手段と、前記第１及び第２のマーカーアドレス設定手
段の内容と前記表示用アドレスカウンタの内容を各々比
較する第１及び第２の比較器と、該＄１及び第２の比較
器の出力に応じて前記第１及び第２のマーカーのアドレ
スに対応する前記表示用メモリのデータが各々設定され
且つ計測用クロックをカウントする第１及び第２のプリ
セッタブルカウンタと、該第２のプリセッタブルカウン
タの内容が所定値になったときの第１のプリセッタブル
カウンタの内容を表示する数値表示装置とン有し、前記
＠１及び第２のマーカー位置間のデータ差！数値表示す
るようにしたこと万一特徴とする表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56124565A JPS5825692A (ja) | 1981-08-07 | 1981-08-07 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56124565A JPS5825692A (ja) | 1981-08-07 | 1981-08-07 | 表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5825692A true JPS5825692A (ja) | 1983-02-15 |
Family
ID=14888622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56124565A Pending JPS5825692A (ja) | 1981-08-07 | 1981-08-07 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5825692A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61288164A (ja) * | 1985-06-17 | 1986-12-18 | Advantest Corp | 波形表示装置 |
| JPS623075U (ja) * | 1985-06-24 | 1987-01-09 | ||
| JPS62178320A (ja) * | 1986-01-31 | 1987-08-05 | Nisshin Steel Co Ltd | 変性ポリオレフイン樹脂と金属との接着方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52131768A (en) * | 1976-03-26 | 1977-11-04 | Norland Corp | Wave form measuring analizer |
-
1981
- 1981-08-07 JP JP56124565A patent/JPS5825692A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52131768A (en) * | 1976-03-26 | 1977-11-04 | Norland Corp | Wave form measuring analizer |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61288164A (ja) * | 1985-06-17 | 1986-12-18 | Advantest Corp | 波形表示装置 |
| JPS623075U (ja) * | 1985-06-24 | 1987-01-09 | ||
| JPS62178320A (ja) * | 1986-01-31 | 1987-08-05 | Nisshin Steel Co Ltd | 変性ポリオレフイン樹脂と金属との接着方法 |
| JPH0559816B2 (ja) * | 1986-01-31 | 1993-09-01 | Nisshin Steel Co Ltd |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4434488A (en) | Logic analyzer for a multiplexed digital bus | |
| US3739369A (en) | Historical data display | |
| US3739347A (en) | Cursor for use in performing graphic input in a display | |
| JPS5825692A (ja) | 表示装置 | |
| EP0123381B1 (en) | Logic waveform display apparatus | |
| JPH053524B2 (ja) | ||
| SU966632A1 (ru) | Устройство дл автоматизированной поверки приборов | |
| JPS6378447A (ja) | 電子ビ−ム装置 | |
| JP3053260B2 (ja) | 波形測定装置の表示画面への基準情報の表示方法 | |
| JP2936689B2 (ja) | トリガ発生装置 | |
| GB2179162A (en) | Test load machine calibration apparatus | |
| KR920005922B1 (ko) | 다이얼펄스 측정회로 | |
| US6803965B1 (en) | Method of and apparatus for measuring horizontal frequency | |
| JP2746622B2 (ja) | サンプリングオシロスコープ | |
| JPH0329749Y2 (ja) | ||
| JPS5825307Y2 (ja) | 料金秤 | |
| SU575578A1 (ru) | Измеритель девиации частоты | |
| JPS61274220A (ja) | デイジタル表示式測定器 | |
| JPH0599952A (ja) | 測定波形表示装置 | |
| JPS60151566A (ja) | デジタル式絶縁抵抗計 | |
| JP2946703B2 (ja) | トリガ発生装置 | |
| JP4013445B2 (ja) | 時間計測器 | |
| JPS6313449Y2 (ja) | ||
| JPS58100895A (ja) | ７セグメント表示器用信号を６進数信号に変換する装置 | |
| JPH05340975A (ja) | 周波数測定装置 |