JPS5825241A - 半導体集積回路装置およびその製造方法 - Google Patents
半導体集積回路装置およびその製造方法Info
- Publication number
- JPS5825241A JPS5825241A JP56122994A JP12299481A JPS5825241A JP S5825241 A JPS5825241 A JP S5825241A JP 56122994 A JP56122994 A JP 56122994A JP 12299481 A JP12299481 A JP 12299481A JP S5825241 A JPS5825241 A JP S5825241A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- bonding
- pad
- alumite
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
- H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48717—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
- H01L2224/48724—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8536—Bonding interfaces of the semiconductor or solid state body
- H01L2224/85375—Bonding interfaces of the semiconductor or solid state body having an external coating, e.g. protective bond-through coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体集積回路装置およびその製造方法に関す
る。
る。
従来、半導体集積回路装置(以下工0と称する)の製造
に訃いては、半導体ペレット上に形成したダンディング
パッドと、リード儒のポスト部と全電気的KJII絖す
るボンディングワイヤとして、金lI!tたはアルミニ
ウムーが使用されている。このうち、アルミニウム纏は
金線に比べて非常に低価格で済むと共に、ポンディング
パッドとの接合が熱履歴によっても劣化しないという霞
点t−有する。
に訃いては、半導体ペレット上に形成したダンディング
パッドと、リード儒のポスト部と全電気的KJII絖す
るボンディングワイヤとして、金lI!tたはアルミニ
ウムーが使用されている。このうち、アルミニウム纏は
金線に比べて非常に低価格で済むと共に、ポンディング
パッドとの接合が熱履歴によっても劣化しないという霞
点t−有する。
そこで、近*0工aom’ttt″3ストの低減という
要求を憫たすため、セラミック型パッケージは勿論、従
来金線[−&ンデイングワイヤとして用いてい友レジン
モールド型パッケージにおいてもアルミニウムalが用
−られるようになってきている。
要求を憫たすため、セラミック型パッケージは勿論、従
来金線[−&ンデイングワイヤとして用いてい友レジン
モールド型パッケージにおいてもアルミニウムalが用
−られるようになってきている。
しかし、レジンモールド型パッケージではパッケージと
リードとoaao*関やレジン自体七通してXaO外1
sから内置に水分か浸透して来るという欠点が参る。一
方、アルミニウム!1は水分と接触すると簡単に腐食1
起こし、ζO結果XaO*m性が低下してしまうという
不具合がある。七〇で、アルキニウム纏のコスト的な脣
長會有効に活用する大め、アルキニウム纏の會湿性を同
上させてICの(l頼性會高めることが必要となってき
た。その具体的方法として、アル虐ニウムワイヤおよび
ポンディングパッドの表面をアルマイト処理して酸化皮
膜を形成することが特開昭52−117551号公報に
よ〉提案されている。
リードとoaao*関やレジン自体七通してXaO外1
sから内置に水分か浸透して来るという欠点が参る。一
方、アルミニウム!1は水分と接触すると簡単に腐食1
起こし、ζO結果XaO*m性が低下してしまうという
不具合がある。七〇で、アルキニウム纏のコスト的な脣
長會有効に活用する大め、アルキニウム纏の會湿性を同
上させてICの(l頼性會高めることが必要となってき
た。その具体的方法として、アル虐ニウムワイヤおよび
ポンディングパッドの表面をアルマイト処理して酸化皮
膜を形成することが特開昭52−117551号公報に
よ〉提案されている。
しかしながら、従来のアルマイト処理方式ではポンディ
ングパッド部分Kかいてしばしば配−〇断iII會生じ
、良好な接続が得られないという問題がある。これは、
アルマイト処理によりポンディングパッドの露出面がア
ルミイト化するが、アルマイト化は単に表面部分のみに
留まらず、アルミニウム層のSSまで達し、その結果、
ポンディングパッドへの配線部とOW!続が不良となっ
てしまうためである。
ングパッド部分Kかいてしばしば配−〇断iII會生じ
、良好な接続が得られないという問題がある。これは、
アルマイト処理によりポンディングパッドの露出面がア
ルミイト化するが、アルマイト化は単に表面部分のみに
留まらず、アルミニウム層のSSまで達し、その結果、
ポンディングパッドへの配線部とOW!続が不良となっ
てしまうためである。
本発明の目的は、前記従来技術の課題に鑑み、ポンディ
ングパッドの露出面およびアルミニウムワイヤ表面をア
ルマイト処理してもボンディングパッドでのl!Fr!
1不良を生じることのない牛導体集積回路装置および七
の製造方法を提供することにある。
ングパッドの露出面およびアルミニウムワイヤ表面をア
ルマイト処理してもボンディングパッドでのl!Fr!
1不良を生じることのない牛導体集積回路装置および七
の製造方法を提供することにある。
以下、零発#4を図面に示す実施例にしたがって詳II
KWli明する。
KWli明する。
第1図は本発明によるXaの第1の実施例の要Sを示す
概略的な断面図である。この実施例はレジン封止wO1
OK本発明管適用したものであり、工0の外部との接続
端子であるリー゛ド4の一部を除いてモールドレジン3
1によって全体が封止されている。なお、第1図におい
て、工0の左側の断面図は省略しである。
概略的な断面図である。この実施例はレジン封止wO1
OK本発明管適用したものであり、工0の外部との接続
端子であるリー゛ド4の一部を除いてモールドレジン3
1によって全体が封止されている。なお、第1図におい
て、工0の左側の断面図は省略しである。
1はシリコンよシなる牛導体基板でToり、仁の基板I
K社例えば第3ム図に示すような牛導体素子が形成され
ている。この基板l上には、gio。
K社例えば第3ム図に示すような牛導体素子が形成され
ている。この基板l上には、gio。
膜からなる第1の層間絶縁膜5を介して、jlllのフ
ルを晶つニ層6が形虞されている。仁の了ルミニウム層
・は、本発明にかかる積層構造のポンディングパッド2
8の−S【構成すると共に1各半導体素子ll0III
Iやポンディングパッド冨8と他の部分とOII続のた
めの下層配線層となる。ヤして、畜らKこの上には、B
10L膜からなる第2の眉間絶縁膜7t−介して、第2
のアルミニウム層が形成されている。このアルミニウム
層はlX1M入り了ルミニウムからなる。この銅はアル
ミニウム配IIカエレクトロマイグレーションによって
1llrili會生じたシすることを防止するために添
加されるものである。このアルミニウム層は、各領域間
を接続する上層配線層を構成するとともに、本発明Kか
かわる積層構造のポンディングパッド2Bの一部である
ボンディングs8を構成する。このようくいポンディン
グパッド28t−前記アルミニウム層6とボンディング
[S8とからなる積層構造とすることによって、後にア
ルマイト層12t−形成する丸めのアルマイト処理の際
に発生するポンディングパッドの部分での断IIt防止
できる。七して、このポンディングパッド28會除くチ
ップ上面全体管りンシリケートガラスIIX(以下、P
8G膜という)からなる最終保護膜9が覆っている。
ルを晶つニ層6が形虞されている。仁の了ルミニウム層
・は、本発明にかかる積層構造のポンディングパッド2
8の−S【構成すると共に1各半導体素子ll0III
Iやポンディングパッド冨8と他の部分とOII続のた
めの下層配線層となる。ヤして、畜らKこの上には、B
10L膜からなる第2の眉間絶縁膜7t−介して、第2
のアルミニウム層が形成されている。このアルミニウム
層はlX1M入り了ルミニウムからなる。この銅はアル
ミニウム配IIカエレクトロマイグレーションによって
1llrili會生じたシすることを防止するために添
加されるものである。このアルミニウム層は、各領域間
を接続する上層配線層を構成するとともに、本発明Kか
かわる積層構造のポンディングパッド2Bの一部である
ボンディングs8を構成する。このようくいポンディン
グパッド28t−前記アルミニウム層6とボンディング
[S8とからなる積層構造とすることによって、後にア
ルマイト層12t−形成する丸めのアルマイト処理の際
に発生するポンディングパッドの部分での断IIt防止
できる。七して、このポンディングパッド28會除くチ
ップ上面全体管りンシリケートガラスIIX(以下、P
8G膜という)からなる最終保護膜9が覆っている。
以上のような構造体を、金−シリコン共晶3によってタ
ブリード2上にダイボンディングしている。このタブリ
ード2Iliリードフレームの一部であり、4270イ
(又はリン青銅)からなる。
ブリード2上にダイボンディングしている。このタブリ
ード2Iliリードフレームの一部であり、4270イ
(又はリン青銅)からなる。
一方、リードフレームの一部であり、4270イ(又は
リン青銅)からなる外部接続リード4の一端にはワイヤ
ボンディングのためのアルミニウム蒸着膜11が形成さ
れておシ、他趨はモールドレジン31の外部へ突出して
いる。
リン青銅)からなる外部接続リード4の一端にはワイヤ
ボンディングのためのアルミニウム蒸着膜11が形成さ
れておシ、他趨はモールドレジン31の外部へ突出して
いる。
そして、ボンディングワイヤ10によって、外S接続リ
ード4とポンディングパッド28とが接続されて−る。
ード4とポンディングパッド28とが接続されて−る。
すなわち、ボンディングワイヤの一端社ボンデイングs
8に、他fIIAFiアルミニウム蒸着膜10KINン
デイングされている。このボンディングワイヤはIN@
入りアルミニウムよシ々シ、ポンディングパッド28の
ボンディング@Sと同一のイオン化傾向を有するものi
s用する。
8に、他fIIAFiアルミニウム蒸着膜10KINン
デイングされている。このボンディングワイヤはIN@
入りアルミニウムよシ々シ、ポンディングパッド28の
ボンディング@Sと同一のイオン化傾向を有するものi
s用する。
′&か、ボンディングの際問題となるアルミニウムワイ
ヤの硬度は、銅を添加したことによってボンディングに
好適な硬度にできる。
ヤの硬度は、銅を添加したことによってボンディングに
好適な硬度にできる。
このようにワイヤボンディングされ木樽遺体のボンディ
ング[18およびボンディングワイヤ100表面を覆う
ように、アルマイト層12iiI−よび13が形成され
ている。これら2つのアルマイト層は、これらが覆って
いるアルきニウム領域の表面を酸化してlI九ものであ
り主としてム1s0.からなる。
ング[18およびボンディングワイヤ100表面を覆う
ように、アルマイト層12iiI−よび13が形成され
ている。これら2つのアルマイト層は、これらが覆って
いるアルきニウム領域の表面を酸化してlI九ものであ
り主としてム1s0.からなる。
また、ξれらのアルマイト層は、連続して一体となるよ
うに形成されている。このようにアルマイト層を形成す
ることで、ボンディングワイヤ1゜およびボンディング
sSの腐食を防止でき、耐湿性を大きく同上できる。
うに形成されている。このようにアルマイト層を形成す
ることで、ボンディングワイヤ1゜およびボンディング
sSの腐食を防止でき、耐湿性を大きく同上できる。
l/IL2図は%J11図のアルマイト処理されたポン
ディングパッド2Bの概略平面図である。同図にシいて
、便宜的に、一部のアルライ)j1!12又は13を除
き下地の了ルis−ウニ雪域8又は1o會示しである。
ディングパッド2Bの概略平面図である。同図にシいて
、便宜的に、一部のアルライ)j1!12又は13を除
き下地の了ルis−ウニ雪域8又は1o會示しである。
積層構造のポンディングパッド28t−構成する一点鎖
纏で示される一層目のアルマイト層6と、二点I/IA
iIIで示される二層目の了ルミニウム層であるボンデ
ィング部8とは、これらの関に形成されている層間絶縁
属7(図示せず)K開窓された点線て示されるコンタク
トホール32Th介り、て直接接している。換言すれば
、コンタクトホール32にシいて、ポンディングパッド
28は一層目と二層目のアルミニウム層6.8が直螢警
した積層構造となってbる。
纏で示される一層目のアルマイト層6と、二点I/IA
iIIで示される二層目の了ルミニウム層であるボンデ
ィング部8とは、これらの関に形成されている層間絶縁
属7(図示せず)K開窓された点線て示されるコンタク
トホール32Th介り、て直接接している。換言すれば
、コンタクトホール32にシいて、ポンディングパッド
28は一層目と二層目のアルミニウム層6.8が直螢警
した積層構造となってbる。
そして、このような積層構造の部分つ1!シコンII
トホーxw 32を415ようにワイヤボンディングが
なされる。すなわち、了ル電エクムワイヤ1゜とボンデ
ィング部8とが接するボンディング領域が、図中点11
1m3で示畜れるように、コンタクトホール329完全
く覆い隠すようにワイヤボンディングを行う。
トホーxw 32を415ようにワイヤボンディングが
なされる。すなわち、了ル電エクムワイヤ1゜とボンデ
ィング部8とが接するボンディング領域が、図中点11
1m3で示畜れるように、コンタクトホール329完全
く覆い隠すようにワイヤボンディングを行う。
このようKすることで、特にボンディング部8の酸化に
よるアルマイト層12i形成する際に発生するポンディ
ングパッドでの断llI【完全に防止できる。アルマイ
ト層12は、PEG膜9に覆われた部分と、ボンディン
グ領域33すなワチアルはニウムワイヤ10−て覆われ
た部分とを除く領域に形成され、コンタクトホール32
の部分には形成されることはない。この良め、仮に、ボ
ンディングs8が全てアルマイト化しアルマイト層12
が下側の層間絶縁属7に達するようなことがあっても、
電気的接続はコンタクトホール32における積層構造に
よって良好に保たれる。すなわち、アルミニウムワイヤ
1Gで覆われたボンディング領域33内のボンディング
ll8a、酸化雰囲気中の水蒸気に触れることはないO
てアルマイト化されず、従って、ボンディングs8と、
アルミニウムワイヤ10シよびコンタクトホール32【
介しての下層アルミニウム層6との接続社良好に優良れ
る。
よるアルマイト層12i形成する際に発生するポンディ
ングパッドでの断llI【完全に防止できる。アルマイ
ト層12は、PEG膜9に覆われた部分と、ボンディン
グ領域33すなワチアルはニウムワイヤ10−て覆われ
た部分とを除く領域に形成され、コンタクトホール32
の部分には形成されることはない。この良め、仮に、ボ
ンディングs8が全てアルマイト化しアルマイト層12
が下側の層間絶縁属7に達するようなことがあっても、
電気的接続はコンタクトホール32における積層構造に
よって良好に保たれる。すなわち、アルミニウムワイヤ
1Gで覆われたボンディング領域33内のボンディング
ll8a、酸化雰囲気中の水蒸気に触れることはないO
てアルマイト化されず、従って、ボンディングs8と、
アルミニウムワイヤ10シよびコンタクトホール32【
介しての下層アルミニウム層6との接続社良好に優良れ
る。
次に、第3ム図から第5図に本発明による工0の製造方
法1示す。
法1示す。
まず、P型のシリコン半導体基板IKs例えば第3ム図
に示すよう表中導体素子を周知の方法によって形成する
。こO半導体素子はliP]1iilバイポーラトラン
ジスタであシ、そのコレクタ領域はM+型浬込層15と
M−型エピタキシアル層1フからtn、七のベース領域
紘pH領域19からなシ、そのエミッタ領域は31m領
域20からなる。
に示すよう表中導体素子を周知の方法によって形成する
。こO半導体素子はliP]1iilバイポーラトラン
ジスタであシ、そのコレクタ領域はM+型浬込層15と
M−型エピタキシアル層1フからtn、七のベース領域
紘pH領域19からなシ、そのエミッタ領域は31m領
域20からなる。
このバイポーラトランジスタ七個の半導体嵩子と分離す
るために、stowからなるフィールド酸化1[18と
この下のPl!チャネルストッパ16が形成されている
。このpmチャネルストッパ16とM+型置込層15は
エピタキシ7・ル層17形成前に基板lの表面にイオン
打込みなどKより形成される。また、フィールド謄化膜
1B#iエピタキシアル層17の選択酸化によって得ら
れる。
るために、stowからなるフィールド酸化1[18と
この下のPl!チャネルストッパ16が形成されている
。このpmチャネルストッパ16とM+型置込層15は
エピタキシ7・ル層17形成前に基板lの表面にイオン
打込みなどKより形成される。また、フィールド謄化膜
1B#iエピタキシアル層17の選択酸化によって得ら
れる。
以上Oよう′&亭導体素子を形成した後、全面に第1の
層間絶縁膜としてOVD法(ah@m4aalマ@pa
r Deposition法、気相化学反応法)Kよっ
てStO,膜St形属する、そして、コレクタ、ベース
シよびニオツタ領域の夫々に対するコンタクトホール2
3.22シよびz i tR窓する。
層間絶縁膜としてOVD法(ah@m4aalマ@pa
r Deposition法、気相化学反応法)Kよっ
てStO,膜St形属する、そして、コレクタ、ベース
シよびニオツタ領域の夫々に対するコンタクトホール2
3.22シよびz i tR窓する。
次に、第3B図に示すように、1層目の配線層を形成す
る。すなわち、810sl[5土竜面に真空蒸着法によ
って1層目のアルミニウム層を2μmの厚さに形成する
。そして、これを所望の形状にパターニングして、積層
構造のポンディングパッド2Bの一部てhり、かつこの
ポンディングパッド2Bとチップ内部の他の領域との接
続線であるアル(=ラム層6t−形成するつまた、これ
と同時に、各半導体領域間t−接続するアルミニウム配
線層24.251?よび26を形成する。
る。すなわち、810sl[5土竜面に真空蒸着法によ
って1層目のアルミニウム層を2μmの厚さに形成する
。そして、これを所望の形状にパターニングして、積層
構造のポンディングパッド2Bの一部てhり、かつこの
ポンディングパッド2Bとチップ内部の他の領域との接
続線であるアル(=ラム層6t−形成するつまた、これ
と同時に、各半導体領域間t−接続するアルミニウム配
線層24.251?よび26を形成する。
次に、!30図に示すように、2層目の配置層およびポ
ンディングパッド2Bのボンディング部Bを形成する。
ンディングパッド2Bのボンディング部Bを形成する。
まず、第2の層間結縁膜として全面K OV D法によ
J)8101膜7を形成する。セして、配線層を接続す
るためのコンタクトホールシよびポンディングパッド2
8t−積層構造とするためのコンタクトホール32t−
開窓する。この後、全面KIX411人シアルミニウム
層を真空蒸着法によって4μmの厚さに形成する。そし
て、これを所望の形状にパターニングして、積層構造の
ポンディングパッド2g01Ilンデイング郁8を形成
する。ま友、これと同時に、配置層27を形成する。
J)8101膜7を形成する。セして、配線層を接続す
るためのコンタクトホールシよびポンディングパッド2
8t−積層構造とするためのコンタクトホール32t−
開窓する。この後、全面KIX411人シアルミニウム
層を真空蒸着法によって4μmの厚さに形成する。そし
て、これを所望の形状にパターニングして、積層構造の
ポンディングパッド2g01Ilンデイング郁8を形成
する。ま友、これと同時に、配置層27を形成する。
次に、第3D図に示すように、最終giIIl膜として
リンシリケートガラス膜9(以下、pge膜という)t
−ウェハー上全面にovn法によ!> 8000;の厚
さに形成する。引き続き、ポンディングパッド28上の
paGj[9t−、プラズマエツチング等により除去し
、ポンディングパッド280ボンデイングs8のアルミ
ニウム表面を露出させる。
リンシリケートガラス膜9(以下、pge膜という)t
−ウェハー上全面にovn法によ!> 8000;の厚
さに形成する。引き続き、ポンディングパッド28上の
paGj[9t−、プラズマエツチング等により除去し
、ポンディングパッド280ボンデイングs8のアルミ
ニウム表面を露出させる。
以上のように最終保護膜KWtわれたウェハーをダイシ
ングによシ個々のペレットに分離し、さらに各ベレツ)
lリードフレームのタブリード上にダイメンディングす
る。
ングによシ個々のペレットに分離し、さらに各ベレツ)
lリードフレームのタブリード上にダイメンディングす
る。
そして、ベレット上のポンディングパッド訃よびリード
フレームの外s接続リードに1アルミニウムワイヤ10
0両端をそれぞれボンディングする。このアルミニウム
ワイヤ社、直径30Fmの1fX鋼入りアル2ニウムか
らなるものである。このアルミニウムワイヤとしては、
既に述べたようにボンディングパット°2Bと同一のイ
オン化傾向を有する材質が使用される。本発明によれば
、このワイヤメンディングは、第2図に示したように、
ボンディングパッド2Bが積層構造となっている部分す
なわちコンタクトホール32の上部に行なう。さらに、
ボンディングワイヤのボンディング嘔れた面が、コンタ
クトホール32を含む面を覆うようにボンディングする
ことか望ましい。なお、このワイヤボンディングされた
状態は11111図、第2図、#31図および一4図か
ら明らかであろう。
フレームの外s接続リードに1アルミニウムワイヤ10
0両端をそれぞれボンディングする。このアルミニウム
ワイヤ社、直径30Fmの1fX鋼入りアル2ニウムか
らなるものである。このアルミニウムワイヤとしては、
既に述べたようにボンディングパット°2Bと同一のイ
オン化傾向を有する材質が使用される。本発明によれば
、このワイヤメンディングは、第2図に示したように、
ボンディングパッド2Bが積層構造となっている部分す
なわちコンタクトホール32の上部に行なう。さらに、
ボンディングワイヤのボンディング嘔れた面が、コンタ
クトホール32を含む面を覆うようにボンディングする
ことか望ましい。なお、このワイヤボンディングされた
状態は11111図、第2図、#31図および一4図か
ら明らかであろう。
次に%#[31t図に示すように、アルマイト処理を行
って、アルマイト層12訃よび13Vt形成する。まず
、アルマイト処at行う前処理として、ダンディング部
Bの側出面、アルζニウムワイヤ10の表面およびリー
ド上のアルミニウム蒸着膜11(第1図参照)の表面に
自然に形成されているアルマイト層を除く。これは、例
えばシェラ酸液中に浸漬してエツチングすることで除去
できる。
って、アルマイト層12訃よび13Vt形成する。まず
、アルマイト処at行う前処理として、ダンディング部
Bの側出面、アルζニウムワイヤ10の表面およびリー
ド上のアルミニウム蒸着膜11(第1図参照)の表面に
自然に形成されているアルマイト層を除く。これは、例
えばシェラ酸液中に浸漬してエツチングすることで除去
できる。
次に、ベレット上ボンデイングされたリードフレーム全
体を温度120℃、水蒸気圧2気圧の雰囲気中に放置す
ることによって、アルマイト層12.13t−形成する
うつまシ、メンディングsBの露出面およびアルミニウ
ムワイヤ10の表面に、その表mt酸化してそれぞれア
ルマイト層12および13t−形成する。アルマイト層
は主としてムtlo1からなる。このアルマイト層12
および13はそれぞれボンデインダ$I18訃よびアル
ミニウムワイヤ10の腐食を防止する保護膜として働く
ものでめるうま九、アルマイト層12および13tIX
連続して一体に形成されているので腐食防止のための大
きな効果を有する。このアルマイト処理は、tl、4図
に示すように、全リード全短絡部34によって短絡した
状態で行なわれる。次に1モールドレジン31K”よっ
て例えば第1図に示すように全体管封止し、引き続き短
絡部34i切断除去してリード4會所望の形状にするう 次に、tI/L5図に示すようにルジン封止された工a
’4例えば硫酸(Ht80g)溶液に浸漬して、リード
40表面の酸化lIt除去する。すなわち、アルマイト
処理を行うために水蒸気雰囲気中に置い友ために142
アロイ(又はりン實銅)からなるリード40表面上に形
成された不所望な酸化膜を、アルマイト層とこの酸化膜
との性質の違いを利用してこの酸化膜のみを選択的に除
去する。このために、アルマイト層には働かず、この酸
化膜の4會エツチングする溶液として硫酸溶液が用いら
れ、この溶液に約5分間浸漬することでリード4上の酸
化膜が除かれる。このとき、硫酸溶液がモールドレジン
内に浸入することがあっても、アルミニウム蒸MJ[、
アルミニウムワイヤ、ポンディングパッド部などはアル
マイト層によって保護されているので、全く影響はない
つ 以上説明したように、本発明によれば、アルマイト処理
を行ったときのメンディングパッド部でのWRar確実
に防止し、良好な配St−保つことができる。
体を温度120℃、水蒸気圧2気圧の雰囲気中に放置す
ることによって、アルマイト層12.13t−形成する
うつまシ、メンディングsBの露出面およびアルミニウ
ムワイヤ10の表面に、その表mt酸化してそれぞれア
ルマイト層12および13t−形成する。アルマイト層
は主としてムtlo1からなる。このアルマイト層12
および13はそれぞれボンデインダ$I18訃よびアル
ミニウムワイヤ10の腐食を防止する保護膜として働く
ものでめるうま九、アルマイト層12および13tIX
連続して一体に形成されているので腐食防止のための大
きな効果を有する。このアルマイト処理は、tl、4図
に示すように、全リード全短絡部34によって短絡した
状態で行なわれる。次に1モールドレジン31K”よっ
て例えば第1図に示すように全体管封止し、引き続き短
絡部34i切断除去してリード4會所望の形状にするう 次に、tI/L5図に示すようにルジン封止された工a
’4例えば硫酸(Ht80g)溶液に浸漬して、リード
40表面の酸化lIt除去する。すなわち、アルマイト
処理を行うために水蒸気雰囲気中に置い友ために142
アロイ(又はりン實銅)からなるリード40表面上に形
成された不所望な酸化膜を、アルマイト層とこの酸化膜
との性質の違いを利用してこの酸化膜のみを選択的に除
去する。このために、アルマイト層には働かず、この酸
化膜の4會エツチングする溶液として硫酸溶液が用いら
れ、この溶液に約5分間浸漬することでリード4上の酸
化膜が除かれる。このとき、硫酸溶液がモールドレジン
内に浸入することがあっても、アルミニウム蒸MJ[、
アルミニウムワイヤ、ポンディングパッド部などはアル
マイト層によって保護されているので、全く影響はない
つ 以上説明したように、本発明によれば、アルマイト処理
を行ったときのメンディングパッド部でのWRar確実
に防止し、良好な配St−保つことができる。
既に述べたように、アルマイト処壊時に、ポンディング
パッド2BOボンデイング1180うち、アルミニウム
ワイヤ10で榎われ友鄭分はアルマイト化されない。一
方、本実m+例のポンディングパッド28はボンディン
グ@Sと下層アルきニウム層6との積層構造である。こ
のためアルマイト処理によって生じたフル141層12
が仮Klンデイング部80表面から七〇下l1ilO鶴
2層間絶縁属7tで達し、その間OIs分の上層アルミ
ニウム層8か分wI畜れるようなことかあっても、アル
ミニウムワイヤ10のボンディング領域33の下情0ボ
ンディングsBは七〇下lllの下層アルオニウム層6
とコンタクトホーJ121介して良好な接続を確実に保
つ仁とができる。
パッド2BOボンデイング1180うち、アルミニウム
ワイヤ10で榎われ友鄭分はアルマイト化されない。一
方、本実m+例のポンディングパッド28はボンディン
グ@Sと下層アルきニウム層6との積層構造である。こ
のためアルマイト処理によって生じたフル141層12
が仮Klンデイング部80表面から七〇下l1ilO鶴
2層間絶縁属7tで達し、その間OIs分の上層アルミ
ニウム層8か分wI畜れるようなことかあっても、アル
ミニウムワイヤ10のボンディング領域33の下情0ボ
ンディングsBは七〇下lllの下層アルオニウム層6
とコンタクトホーJ121介して良好な接続を確実に保
つ仁とができる。
以上の効果の働く、本実施例によれば、ボンディングI
Bgとアル2ニウムワイヤと1−同一のイオン化傾向を
有する材質とすることによ)、仁れら両者の表mK良質
なアルマイト層を均一な膜厚に効率よく形成できる。本
発明者の研究によれば、従来アルマイト層管良好に形成
できなかった原因は、ポンディングパッドとアルミニウ
ムワイヤとの開のイオン化傾向の違いに起因する局所電
池効果であること−IIA判った。したがって、両者を
同一のイオン化領内を有する材質とすることによって局
所電池効果の発生t−防止できる。この結果1両者0I
I−にその酸化(アルマイト化)によって形!iLされ
るプル!イト層OME長速度を同じにてき、均一な膜厚
にできる・ このような効果【奏するのは、アル1ニウム領域への添
加物か鍋である場合に限定されない。つま夛、イオン化
傾岡會有する物質を添加物としてアルミニウムからなる
ボンディングBBmあるいはボンディングワイヤ10の
いづれか一方に用いた場合には、他の一方にも同一の物
質を添加すれば、添加物が何であるかKかかわりなく本
発明による上述の如き効果を得ることができる。cのと
き添加量もできるだけ同一の割合となるようにするのが
望ましい。
Bgとアル2ニウムワイヤと1−同一のイオン化傾向を
有する材質とすることによ)、仁れら両者の表mK良質
なアルマイト層を均一な膜厚に効率よく形成できる。本
発明者の研究によれば、従来アルマイト層管良好に形成
できなかった原因は、ポンディングパッドとアルミニウ
ムワイヤとの開のイオン化傾向の違いに起因する局所電
池効果であること−IIA判った。したがって、両者を
同一のイオン化領内を有する材質とすることによって局
所電池効果の発生t−防止できる。この結果1両者0I
I−にその酸化(アルマイト化)によって形!iLされ
るプル!イト層OME長速度を同じにてき、均一な膜厚
にできる・ このような効果【奏するのは、アル1ニウム領域への添
加物か鍋である場合に限定されない。つま夛、イオン化
傾岡會有する物質を添加物としてアルミニウムからなる
ボンディングBBmあるいはボンディングワイヤ10の
いづれか一方に用いた場合には、他の一方にも同一の物
質を添加すれば、添加物が何であるかKかかわりなく本
発明による上述の如き効果を得ることができる。cのと
き添加量もできるだけ同一の割合となるようにするのが
望ましい。
さらに本実施例によれば、製法的に以下のような効果管
層する。ワイヤボンディング後にアル2ニウムワイヤ、
ポンディングパッドをアルマイト処理する際にワイヤボ
ンディングされた全リードを短絡することによって、こ
れらの表面に良質なアルマイト層を均一な膜厚に効率よ
く形成できる。
層する。ワイヤボンディング後にアル2ニウムワイヤ、
ポンディングパッドをアルマイト処理する際にワイヤボ
ンディングされた全リードを短絡することによって、こ
れらの表面に良質なアルマイト層を均一な膜厚に効率よ
く形成できる。
本発明者の研究によれば、従来アルマイト層上良好に形
成できなかった他の原因は、各リード間に各牛導体領埴
等への接続の具合によって生ずる電位差に起因する局所
電池効果でるることがわかった。したがって、ワイヤボ
ンディングされた全リードを短絡してリード間の電位差
を無くすことにより、全体のアル141層の凧長運WI
Lt−同じにでき、均一な膜厚にできる。
成できなかった他の原因は、各リード間に各牛導体領埴
等への接続の具合によって生ずる電位差に起因する局所
電池効果でるることがわかった。したがって、ワイヤボ
ンディングされた全リードを短絡してリード間の電位差
を無くすことにより、全体のアル141層の凧長運WI
Lt−同じにでき、均一な膜厚にできる。
このように、本実施例によれば、先述の効果と合せてア
ルマイト処理の際に生ずる局所電池効果音完全に防止で
き夷好なアルマイト層を形成できる。
ルマイト処理の際に生ずる局所電池効果音完全に防止で
き夷好なアルマイト層を形成できる。
まえ、レジンモールド後にリード表mKアルマイト処環
時に形成された酸化j[會フルiイト層との性質の違い
t利用して除去できる。したかって少なくともレジン毫
−ルド外に露出しているり一ド*riiao酸化III
は完全に除去でき、リードの清浄な表面を露出て龜る。
時に形成された酸化j[會フルiイト層との性質の違い
t利用して除去できる。したかって少なくともレジン毫
−ルド外に露出しているり一ド*riiao酸化III
は完全に除去でき、リードの清浄な表面を露出て龜る。
このため、電気的接触を良好に保つことができ工00@
@性を同上できる。
@性を同上できる。
また、リード表1iKjP田村けによって牛田層を形成
しようとする場合には、特に半田付けのためにリードの
表面処mを行なわずとも、良好な半田付rysc’ti
b。
しようとする場合には、特に半田付けのためにリードの
表面処mを行なわずとも、良好な半田付rysc’ti
b。
さらに、ワイヤボンディング後のアルマイト処理に先立
って、自然にアルミニウム表向に形成され友了ルマイト
層を除去しているため、アル141層を緻11に%かつ
均一な膜厚に形成できる。
って、自然にアルミニウム表向に形成され友了ルマイト
層を除去しているため、アル141層を緻11に%かつ
均一な膜厚に形成できる。
以上一本発1liO第XO*施例について詳述しえ。
第6閣は本発鴫O纏2の実施例を示す図で69、11.
10実施例の931図に対応した状部、すなわちワイヤ
ボンデインダ後にポンディングパッド28のダンディン
グs8およびボンディンダワイヤをアルマイト処理した
状lIを示す図である。なお、同図K>いて、#l11
の実施例と同一の部分に線間−の符号を付しその説明上
省略する。
10実施例の931図に対応した状部、すなわちワイヤ
ボンデインダ後にポンディングパッド28のダンディン
グs8およびボンディンダワイヤをアルマイト処理した
状lIを示す図である。なお、同図K>いて、#l11
の実施例と同一の部分に線間−の符号を付しその説明上
省略する。
この実施例において、II!1の実施例と異なるのa、
P8Gmからなる最終保lI膜9の下にもアルマイト層
29が存在する点である。このアルマイト層29は、2
層目のアル2ニウム配一層27fiPよびボンディング
1180上面および側面(つt、bz層目の層間絶縁−
1に接していない面)に形成したものであり、仁れらア
ルミニウム領域を酸化することによって得たものである
。仁のアルマイト層2911、最終保$119下にあっ
て、主としてアルミニウム配線層270腐食を防止する
保嚢属として働くものであ夛、4Itc最IIk保饅膜
に欠陥等が生じた場合の腐食防止に有効なもO″eある
。
P8Gmからなる最終保lI膜9の下にもアルマイト層
29が存在する点である。このアルマイト層29は、2
層目のアル2ニウム配一層27fiPよびボンディング
1180上面および側面(つt、bz層目の層間絶縁−
1に接していない面)に形成したものであり、仁れらア
ルミニウム領域を酸化することによって得たものである
。仁のアルマイト層2911、最終保$119下にあっ
て、主としてアルミニウム配線層270腐食を防止する
保嚢属として働くものであ夛、4Itc最IIk保饅膜
に欠陥等が生じた場合の腐食防止に有効なもO″eある
。
こOS施儒は第1の実施例O製造工iにアルマイト層2
9に形成するための一工程を追加することで得られる。
9に形成するための一工程を追加することで得られる。
まず、l113ム図〜第30図に示した工種を順を追っ
て行う。
て行う。
次$c、111目のアルマイト処理を行ってアルマイト
層29を形成する。ウェハー全体管温度120℃、水’
@%PE2気圧の雰囲気中K10分間放置することによ
りパターニングされたアルイエラム配線層27およびダ
ンディングgaの露出した面に、七〇露出して−る部分
を酸化してアルマイト層7を形成する。アルマイト層は
主としてムttomからなる。
層29を形成する。ウェハー全体管温度120℃、水’
@%PE2気圧の雰囲気中K10分間放置することによ
りパターニングされたアルイエラム配線層27およびダ
ンディングgaの露出した面に、七〇露出して−る部分
を酸化してアルマイト層7を形成する。アルマイト層は
主としてムttomからなる。
次に、第angに示すように、最終保護膜としてP51
8i[91ウ工ハー上全面KO”lD法によ1)soo
oムの厚さに形成する。引!l続き、ダンディングパッ
ド2a上のPI!Gj[9およびアルマイト層29【ブ
ラズiエツチング等によ〕除去し、ダンディングlll
0アルオ二ウム表面を露出する。
8i[91ウ工ハー上全面KO”lD法によ1)soo
oムの厚さに形成する。引!l続き、ダンディングパッ
ド2a上のPI!Gj[9およびアルマイト層29【ブ
ラズiエツチング等によ〕除去し、ダンディングlll
0アルオ二ウム表面を露出する。
この後、第10実施例で示したと全く同一の工1mを行
い、レジン封止型xC1−完成する。特に、ボンディン
グ@8およびアルミニウムワイヤ10の表面にアルマイ
ト層12sPよび13を形成するために2回目のアルマ
イト処Wt行う場合は、アルマイト層29とアルマイト
層8とが連続して一体となるように形成することが望ま
しい。
い、レジン封止型xC1−完成する。特に、ボンディン
グ@8およびアルミニウムワイヤ10の表面にアルマイ
ト層12sPよび13を形成するために2回目のアルマ
イト処Wt行う場合は、アルマイト層29とアルマイト
層8とが連続して一体となるように形成することが望ま
しい。
このように*2020実施よれば、アルζニウムワイヤ
10およびポンディングs8の表面にアルマイト層12
および13を形成した弛に、最終保SS+U下にもアル
マイト層2Q−形成したことによって、極めて耐湿性の
良いl0t−得ることができる。すなわち、ボンディン
グ@aおよびアルζニウムワイヤ10の腐食會防止でき
るのはもちろん、モールドレジンO架橋反応や各領域O
熱膨張係数の差異による収縮応力に起因するモールドス
トレス又は様々な機械的応力によって最終保護膜にクラ
ック(割れ)を生ずるようなことがあっても、上層アル
ミニ9111層21の腐食はアルマイト層29によって
防止される。さらに、アル14ト層z9および12か連
続して一体に形成されているので、最終保gt膜9の噌
部とポンディングとの間の隙間から腐食が起ることも防
止できる。
10およびポンディングs8の表面にアルマイト層12
および13を形成した弛に、最終保SS+U下にもアル
マイト層2Q−形成したことによって、極めて耐湿性の
良いl0t−得ることができる。すなわち、ボンディン
グ@aおよびアルζニウムワイヤ10の腐食會防止でき
るのはもちろん、モールドレジンO架橋反応や各領域O
熱膨張係数の差異による収縮応力に起因するモールドス
トレス又は様々な機械的応力によって最終保護膜にクラ
ック(割れ)を生ずるようなことがあっても、上層アル
ミニ9111層21の腐食はアルマイト層29によって
防止される。さらに、アル14ト層z9および12か連
続して一体に形成されているので、最終保gt膜9の噌
部とポンディングとの間の隙間から腐食が起ることも防
止できる。
また、#1の実施例と同様の効果も得られることはもち
ろんである・ なお、本発明においては、レジンモールドを行う前に、
柔軟性を持つアンダーコートレジン、例えばR1マー1
ルジン岬tアンダーコートしてもよい。それによ炒、ア
ルミニウムワイヤかモールドストレスによって断曽し友
シ、モールドレジンとアル2ニウムワイヤが剥離して水
分がぺVットに達することを防止でき、さらに耐温性會
向上することが回置となる。
ろんである・ なお、本発明においては、レジンモールドを行う前に、
柔軟性を持つアンダーコートレジン、例えばR1マー1
ルジン岬tアンダーコートしてもよい。それによ炒、ア
ルミニウムワイヤかモールドストレスによって断曽し友
シ、モールドレジンとアル2ニウムワイヤが剥離して水
分がぺVットに達することを防止でき、さらに耐温性會
向上することが回置となる。
tた、本発明はレジンモールド置以外のパッケージ、た
とえばセラミック型、ガラス型、キャビティm郷のパッ
ケージにも応用でき、各バクケージの特徴【生かし&が
ら、低コスト化や高値−化を図ることができる◎ vaE1ots卑愈説明 181図は本発明による半導体集積@銘装置の第10実
施*Vt示す部分aim図、第2図はポンディングパッ
ドの平向−1第3ム図〜第31図および第alL第51
1は第10実施例の牛導体集積回路装置の製造プロ竜ス
會頴次示す図、JIIa−社本発明による半導体集積(
ハ)路装置の第2の実施flを示す部分断面図である。
とえばセラミック型、ガラス型、キャビティm郷のパッ
ケージにも応用でき、各バクケージの特徴【生かし&が
ら、低コスト化や高値−化を図ることができる◎ vaE1ots卑愈説明 181図は本発明による半導体集積@銘装置の第10実
施*Vt示す部分aim図、第2図はポンディングパッ
ドの平向−1第3ム図〜第31図および第alL第51
1は第10実施例の牛導体集積回路装置の製造プロ竜ス
會頴次示す図、JIIa−社本発明による半導体集積(
ハ)路装置の第2の実施flを示す部分断面図である。
1・・・半導体基板、2・・・タブリード、4・・・1
ノード、5・・・第1層間絶縁膜、6−・・下層アルオ
ニク五層、7・・・第2層間絶縁膜、8・・・ボンディ
ング部、9−・最Jl保額膜、10−アル1ニウム9イ
ヤ、12.13−アルマイト層、27・−上層アルミニ
ウム配線層、2B−・・ボンディンダパツド、29・・
・フルマイ)層、30・・・硫酸011液、31・・・
モールドレジン、32・・・ポンディングパッドlI□
コンタクトホール、34−・・短絡部。
ノード、5・・・第1層間絶縁膜、6−・・下層アルオ
ニク五層、7・・・第2層間絶縁膜、8・・・ボンディ
ング部、9−・最Jl保額膜、10−アル1ニウム9イ
ヤ、12.13−アルマイト層、27・−上層アルミニ
ウム配線層、2B−・・ボンディンダパツド、29・・
・フルマイ)層、30・・・硫酸011液、31・・・
モールドレジン、32・・・ポンディングパッドlI□
コンタクトホール、34−・・短絡部。
第 1 図
Claims (1)
- 【特許請求の範囲】 1、 ワイヤボンディング用のポンディングパッドを上
下2層のアルミニウム層からなる積層構造で形成し、下
層アルミニウム層はポンディングパッドへの配線層を構
成し、上層アルミニウム層はボンディングgt−構成す
る半導体集積回路装置。 1 半導体基板上の!1層間絶縁膜の上に下層アルミニ
ウム層を形成する工程、第2層間絶縁膜を介して上層ア
ルミニウム層をその一部が前記下層アルミニウム層と直
接積層てれるよう形成する1薯、前記上層アルミニウム
層の積層部分上にワイヤボンディングする工程とを有す
る半導体集積回路装置の製造方法。
Priority Applications (16)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56122994A JPS5825241A (ja) | 1981-08-07 | 1981-08-07 | 半導体集積回路装置およびその製造方法 |
FR8211728A FR2510307A1 (fr) | 1981-07-24 | 1982-07-05 | Dispositif a semi-conducteurs et procede de fabrication d'un tel dispositif |
KR1019820003080A KR840000984A (ko) | 1981-07-24 | 1982-07-09 | 반도체 장치와 그의 제조 방법 |
GB08221354A GB2105107B (en) | 1981-07-24 | 1982-07-23 | Semiconductor device and fabrication method thereof |
DE19823227606 DE3227606A1 (de) | 1981-07-24 | 1982-07-23 | Halbleitervorrichtung und verfahren zu ihrer herstellung |
IT22563/82A IT1152455B (it) | 1981-07-24 | 1982-07-23 | Dispositivo a semiconduttori e procedimento per la sua fabbricazione |
GB08402099A GB2134709B (en) | 1981-07-24 | 1984-01-26 | Semiconductor device and fabrication method thereof |
GB08402057A GB2135121B (en) | 1981-07-24 | 1984-01-26 | Semiconductor device and fabrication method thereof |
SG18986A SG18986G (en) | 1981-07-24 | 1986-03-03 | Semiconductor device and fabrication method thereof |
SG20186A SG20186G (en) | 1981-07-24 | 1986-03-03 | Semiconductor divice and fabrication method thereof |
HK458/86A HK45886A (en) | 1981-07-24 | 1986-06-19 | Semiconductor device and fabrication method thereof |
HK466/86A HK46686A (en) | 1981-07-24 | 1986-06-19 | Semiconductor device and fabrication method thereof |
HK467/86A HK46786A (en) | 1981-07-24 | 1986-06-19 | Semiconductor device and fabrication method thereof |
MY558/86A MY8600558A (en) | 1981-07-24 | 1986-12-30 | Semiconductor device and fabrication method thereof |
MY364/87A MY8700364A (en) | 1981-07-24 | 1987-12-30 | Semiconductor device and fabrication method thereof |
MY1987228A MY8700228A (en) | 1981-07-24 | 1987-12-31 | Semiconductor device and fabrication method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56122994A JPS5825241A (ja) | 1981-08-07 | 1981-08-07 | 半導体集積回路装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5825241A true JPS5825241A (ja) | 1983-02-15 |
Family
ID=14849646
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56122994A Pending JPS5825241A (ja) | 1981-07-24 | 1981-08-07 | 半導体集積回路装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5825241A (ja) |
-
1981
- 1981-08-07 JP JP56122994A patent/JPS5825241A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6822336B2 (en) | Semiconductor device | |
US6933614B2 (en) | Integrated circuit die having a copper contact and method therefor | |
CN109216307B (zh) | 半导体器件及其制造方法 | |
US7030496B2 (en) | Semiconductor device having aluminum and metal electrodes and method for manufacturing the same | |
JP2004296905A (ja) | 半導体装置 | |
KR870000350B1 (ko) | 다측 배선(多重配線)구조를 가진 전자장치(電子裝置) | |
US3725743A (en) | Multilayer wiring structure | |
JPS6185844A (ja) | 集積回路とその製法 | |
JPS5825241A (ja) | 半導体集積回路装置およびその製造方法 | |
GB2105107A (en) | Semiconductor device and fabrication method thereof | |
JPS59229850A (ja) | 半導体装置 | |
JPS63216352A (ja) | 半導体装置の製造方法 | |
JPS5817629A (ja) | 半導体集積回路装置の製造方法 | |
JPS60224237A (ja) | 半導体装置およびその製造方法 | |
JP2007258381A (ja) | 半導体装置及びその製造方法 | |
JPH0682704B2 (ja) | 半導体装置 | |
JPS5817627A (ja) | 半導体集積回路装置およびその製造方法 | |
JPS5817628A (ja) | 半導体集積回路装置およびその製造方法 | |
JPH04731A (ja) | 半導体装置及びその製造方法 | |
US20020106903A1 (en) | Manufacturing method of semiconductor device | |
JPS6118157A (ja) | 半導体装置 | |
JPS63308924A (ja) | 半導体装置 | |
JPS5974651A (ja) | 半導体装置 | |
TW506027B (en) | Bonding pad structure of copper/low-k material in back end of line manufacture process | |
JPH10144848A (ja) | Loc用銅リードフレーム及びその製造方法 |