JPS582467B2 - ハンドウタイソウチ - Google Patents
ハンドウタイソウチInfo
- Publication number
- JPS582467B2 JPS582467B2 JP6067775A JP6067775A JPS582467B2 JP S582467 B2 JPS582467 B2 JP S582467B2 JP 6067775 A JP6067775 A JP 6067775A JP 6067775 A JP6067775 A JP 6067775A JP S582467 B2 JPS582467 B2 JP S582467B2
- Authority
- JP
- Japan
- Prior art keywords
- recess
- junction
- resin
- metal layer
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000011347 resin Substances 0.000 claims description 15
- 229920005989 resin Polymers 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000000463 material Substances 0.000 description 15
- 238000000034 method Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 239000007769 metal material Substances 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
本発明は可変容量ダイオードなどの半導体装置に関し、
同装置の機械的強度を十分大にして直列抵抗を小さくす
ることを目的とする。
同装置の機械的強度を十分大にして直列抵抗を小さくす
ることを目的とする。
従来より、可変容量ダイオードなどはＱ％性向上のため
直列抵抗を低減させるべく、第１図のような構造として
いる。
直列抵抗を低減させるべく、第１図のような構造として
いる。
すなわち、第１図において、ｐｎ接合１をエビタキシャ
ル層２の中に形成し、母材基板３には抵抗率の小さい素
材を用いていた。
ル層２の中に形成し、母材基板３には抵抗率の小さい素
材を用いていた。
しかし、この場合にも、半導体素子を電極導出体に固着
する際の機械的強度を適当にもたせなければならず、母
材基板３の厚さには自ら限度があり、その厚さに基因す
る直列抵抗は如何ともしがたかった。
する際の機械的強度を適当にもたせなければならず、母
材基板３の厚さには自ら限度があり、その厚さに基因す
る直列抵抗は如何ともしがたかった。
本発明は上記の事実に鑑み、半導体素子の機械的強度を
十分大にして素子の直列抵抗の低減化を図るものでちる
。
十分大にして素子の直列抵抗の低減化を図るものでちる
。
以下、本発明の実施例につき、図面を用いて説明する。
第２図は本発明の一実施例を示すもので、一主面１１で
終わるｐｎ接合１２を有する半導体素子１３の上記一主
面と反対の側１４で、かつ上記ｐｎ接合と対向する面１
５に凹陥部１６を形成し、上記半導体素子の上記凹陥部
を含む上記反対の側１４に電極金属層１７を形成すると
ともに、上記凹陥部に感光性樹脂２１を充填せしめ、か
つ上記凹陥部以外の金属層を電極導出体１８に固着した
ものである。
終わるｐｎ接合１２を有する半導体素子１３の上記一主
面と反対の側１４で、かつ上記ｐｎ接合と対向する面１
５に凹陥部１６を形成し、上記半導体素子の上記凹陥部
を含む上記反対の側１４に電極金属層１７を形成すると
ともに、上記凹陥部に感光性樹脂２１を充填せしめ、か
つ上記凹陥部以外の金属層を電極導出体１８に固着した
ものである。
なお、同図において、１９は電極層、２０は導出線を示
す。
す。
以上のような構造の装置は、例えば以下に説明するよう
な方法によって製造される。
な方法によって製造される。
まず、第３図に示すように、半導体母材基板１３′上に
エビタキシャル層１３″を形成し、同層１３″にｐｎ接
合１２を、表面に電極金属層１９を形成した半導体素子
１３に対して、ｐｎ接合１２が終わる主面１１と反対の
側１４でかつ同接合１２と対向する面１５に通常のエッ
チング処理等により、凹陥部１６を形成する。
エビタキシャル層１３″を形成し、同層１３″にｐｎ接
合１２を、表面に電極金属層１９を形成した半導体素子
１３に対して、ｐｎ接合１２が終わる主面１１と反対の
側１４でかつ同接合１２と対向する面１５に通常のエッ
チング処理等により、凹陥部１６を形成する。
この凹陥部の形成は通常ｐｎ接合で囲まれる領域よりも
平面的に大きくしておくことが望ましい。
平面的に大きくしておくことが望ましい。
さらに第４図に示すごとく母材基板１３′の反対の側１
４の全面に対し、金などの電極金属層１７を蒸着、メッ
キなどにより形成する。
４の全面に対し、金などの電極金属層１７を蒸着、メッ
キなどにより形成する。
つぎに、第５図に示すごとく、母材差板１３′の反対の
側１４より感光性樹脂２１を全面に塗付し、先に設けた
凹陥部１６を上記樹脂２１で埋めたのち、露光、現像処
理いわゆるホトプロセスによって凹陥部１６に充填され
た樹脂部以外の樹脂を選択的に除去し、電極金属層１７
を露出させる。
側１４より感光性樹脂２１を全面に塗付し、先に設けた
凹陥部１６を上記樹脂２１で埋めたのち、露光、現像処
理いわゆるホトプロセスによって凹陥部１６に充填され
た樹脂部以外の樹脂を選択的に除去し、電極金属層１７
を露出させる。
この時、凹陥部１６を埋めた樹脂の表面は電極金属層の
表面と同一平面を保持することが好ましい。
表面と同一平面を保持することが好ましい。
しかし一般には樹脂の面が若干低くなることが多いが実
用上何ら支障はない。
用上何ら支障はない。
その後は周知の方法により導出線、導出体などを設ける
。
。
以上のように、本発明は凹陥部を選択的に形成して、半
導体素子自身の直列抵抗を下げるとともに、機械的強度
の補強は凹陥部に樹脂を充填することにより得でいる。
導体素子自身の直列抵抗を下げるとともに、機械的強度
の補強は凹陥部に樹脂を充填することにより得でいる。
なお、凹陥部の充填材に感光性樹脂を適用するのは次の
理由による。
理由による。
すなわち、単に凹陥部を埋めるだけであれば金属材料、
例えばＳｎなどの低融点金属を埋込むことが考えられる
が、この場合、埋込み金属材科と半導体材科との熱膨張
係数の差異などにより同金属材料の溶融・固化時に薄層
部に歪を生ぜしめｐｎ接合部の電気特性に悪影響を与え
るおそれがある。
例えばＳｎなどの低融点金属を埋込むことが考えられる
が、この場合、埋込み金属材科と半導体材科との熱膨張
係数の差異などにより同金属材料の溶融・固化時に薄層
部に歪を生ぜしめｐｎ接合部の電気特性に悪影響を与え
るおそれがある。
また比較的柔軟でかつある程度の強度を有している樹脂
材料を用いて、埋込み補強を施こした場合は、上記の問
題は解決できるが、この場合、樹脂材料を第５図の凹陥
部１６を含めた素材の裏面全面に塗付することは、電極
形成が不能となり採用出来ず、凹陥部１６のみに選択的
に埋込むことは、不可能ではないが、一般の樹脂材料で
は製造技術上困難であると言える。
材料を用いて、埋込み補強を施こした場合は、上記の問
題は解決できるが、この場合、樹脂材料を第５図の凹陥
部１６を含めた素材の裏面全面に塗付することは、電極
形成が不能となり採用出来ず、凹陥部１６のみに選択的
に埋込むことは、不可能ではないが、一般の樹脂材料で
は製造技術上困難であると言える。
そこで凹陥部１６のみを埋込み、他の部分では電極金属
層１７を露出させることの可能な樹脂材科としで、感光
性樹脂を用い、写真蝕刻技術で凹陥部のみの埋込みを計
っている。
層１７を露出させることの可能な樹脂材科としで、感光
性樹脂を用い、写真蝕刻技術で凹陥部のみの埋込みを計
っている。
第１図は従来の半導体装置の要部断面図、第２図は本発
明の一実施例における半導体装置の要部断面図、第３図
、第４図、第５図は本発明装置の製造法を説明するため
の図である。 １３・・・・・・半導体素子、１６・・・・・・凹陥部
、１７・・・・・・電極金属層、１８・・・・・・電極
導出体、２１・・・・・・感光性樹脂。
明の一実施例における半導体装置の要部断面図、第３図
、第４図、第５図は本発明装置の製造法を説明するため
の図である。 １３・・・・・・半導体素子、１６・・・・・・凹陥部
、１７・・・・・・電極金属層、１８・・・・・・電極
導出体、２１・・・・・・感光性樹脂。
Claims (1)
- １ 一主面で終わるｐｎ接合を有する半導体素子の上記
一生面と反対の側でかつ上記ｐｎ接合と対向する面に凹
陥部を形成し、上記半導体素子の上記凹陥部を含む上記
反対の側に電極金属層を形成するとともに、上記凹陥部
に感光性樹脂を充填・硬化せしめ、かつ上記凹陥部以外
の金属層を電極導出体に固着してなる半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6067775A JPS582467B2 (ja) | 1975-05-20 | 1975-05-20 | ハンドウタイソウチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6067775A JPS582467B2 (ja) | 1975-05-20 | 1975-05-20 | ハンドウタイソウチ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS51135480A JPS51135480A (en) | 1976-11-24 |
| JPS582467B2 true JPS582467B2 (ja) | 1983-01-17 |
Family
ID=13149179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6067775A Expired JPS582467B2 (ja) | 1975-05-20 | 1975-05-20 | ハンドウタイソウチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS582467B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10692878B2 (en) | 2004-08-09 | 2020-06-23 | Renesas Electronics Corporation | Semiconductor device |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2564916B2 (ja) * | 1988-09-30 | 1996-12-18 | 富士通株式会社 | 半導体装置とその製造方法 |
| US5210599A (en) * | 1988-09-30 | 1993-05-11 | Fujitsu Limited | Semiconductor device having a built-in capacitor and manufacturing method thereof |
-
1975
- 1975-05-20 JP JP6067775A patent/JPS582467B2/ja not_active Expired
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10692878B2 (en) | 2004-08-09 | 2020-06-23 | Renesas Electronics Corporation | Semiconductor device |
| US10910394B2 (en) | 2004-08-09 | 2021-02-02 | Renesas Electronics Corporation | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS51135480A (en) | 1976-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR870007565A (ko) | 반도체장치 및 그 제조방법 | |
| US3686698A (en) | A multiple alloy ohmic contact for a semiconductor device | |
| JPS582467B2 (ja) | ハンドウタイソウチ | |
| US4698901A (en) | Mesa semiconductor device | |
| US3445727A (en) | Semiconductor contact and interconnection structure | |
| JP2897368B2 (ja) | 半導体装置のバンプ構造体の形成方法 | |
| JPS60150657A (ja) | レジンモ−ルド半導体装置 | |
| JP2610083B2 (ja) | 強磁性体磁気抵抗素子 | |
| JPH0434947A (ja) | 配線形成方法 | |
| JP3114735B2 (ja) | 半導体装置の製造方法 | |
| JPS6097672A (ja) | 半導体装置およびその製造方法 | |
| JP2937336B2 (ja) | 半導体記憶装置の製造方法 | |
| JPS61100981A (ja) | 半導体装置の製造方法 | |
| JPS5710951A (en) | Semiconductor device | |
| JPS5936917Y2 (ja) | 半導体装置 | |
| JPS5937576B2 (ja) | 半導体装置 | |
| JPS5963719A (ja) | 半導体装置 | |
| JPS6334268Y2 (ja) | ||
| JPH02140970A (ja) | 半導体装置 | |
| JP2806538B2 (ja) | 集積回路装置 | |
| JPH03159125A (ja) | 半導体装置 | |
| JPH0529375A (ja) | 半導体装置 | |
| JPS5896773A (ja) | Ｐｉｎダイオ−ド | |
| JPS5814746B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPS61156886A (ja) | 半導体装置の製造方法 |