JPS58222682A - ドロツプアウト補償回路 - Google Patents
ドロツプアウト補償回路Info
- Publication number
- JPS58222682A JPS58222682A JP57105620A JP10562082A JPS58222682A JP S58222682 A JPS58222682 A JP S58222682A JP 57105620 A JP57105620 A JP 57105620A JP 10562082 A JP10562082 A JP 10562082A JP S58222682 A JPS58222682 A JP S58222682A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- dropout
- transistor
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/93—Regeneration of the television signal or of selected parts thereof
- H04N5/94—Signal drop-out compensation
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はVTRにおけるドロ、噌ブアウト補償回路に関
する。
する。
VTRでは一般に磁気テープに生じた傷等により再生時
に信号の欠落が発生することがあるため、ドロリプアウ
ト補償回路が設けられている。
に信号の欠落が発生することがあるため、ドロリプアウ
ト補償回路が設けられている。
第1図にこのドロリプアウト補償回路の従来例を示す。
まず、ビデオへ噌ド(ハ))(B)から得られた再生出
力はアンプ(1)(2)で夫々、増巾さ・れた後、へ噌
ド切換パルスにより制御される第1スイ噌チ回路(3)
を経て連続信号となり、バイパルスフィルタ(4)で輝
度信号成分のみが分離される。そして、リミリタ(5)
で振巾制限され、第2スイーJチ回路(6)を通って出
力端子(7)へ導出される。
力はアンプ(1)(2)で夫々、増巾さ・れた後、へ噌
ド切換パルスにより制御される第1スイ噌チ回路(3)
を経て連続信号となり、バイパルスフィルタ(4)で輝
度信号成分のみが分離される。そして、リミリタ(5)
で振巾制限され、第2スイーJチ回路(6)を通って出
力端子(7)へ導出される。
一方、前記リミ噌夕(5)出力はピーク検波回路(8)
により包絡線検波され後、シlミηト回路(9)に供″
2、。
により包絡線検波され後、シlミηト回路(9)に供″
2、。
梧′キれる。このシュミ・リド回路では検波出力が所定
レベル以下になったときドロリプアウトを検出して検出
パルスを発生せしめ、前記第2スイ噌チ回路(6)を1
H遅延線叫に接続し、リミ噌夕(5)出力に換えて1H
遅延出力を出力端子(7)に導出する。
レベル以下になったときドロリプアウトを検出して検出
パルスを発生せしめ、前記第2スイ噌チ回路(6)を1
H遅延線叫に接続し、リミ噌夕(5)出力に換えて1H
遅延出力を出力端子(7)に導出する。
次に前記シュミ噌ト回路の具体的回路構成を第2図に従
い説明する。
い説明する。
端子αI)に入力されたピーク検波出力は比較的小さな
時定数を有する第1抵抗(R1)及び第1コンデンサ(
C1)より成る第1積分回路でホールドされ、第1トラ
ンジスタ(Ql)のベースに入力される。該1トランジ
スタのコレクタには第2トランジスタ(ql)のベース
が接続されており、第1トランジスタ(Ql)がオンの
とき第2トランジスタ(Q2)がオフ、第1トランジス
タ(Ql)がオフのとき、j!!2トランジスタ(ql
)がオンとなる。
時定数を有する第1抵抗(R1)及び第1コンデンサ(
C1)より成る第1積分回路でホールドされ、第1トラ
ンジスタ(Ql)のベースに入力される。該1トランジ
スタのコレクタには第2トランジスタ(ql)のベース
が接続されており、第1トランジスタ(Ql)がオンの
とき第2トランジスタ(Q2)がオフ、第1トランジス
タ(Ql)がオフのとき、j!!2トランジスタ(ql
)がオンとなる。
また第2トランジスタ(Q2)のベースは第3トランジ
スタ(Q3)のコレクタに接続されており、該第3トラ
ンジスタのベースは、可変抵抗(V R)に接続されて
いる。
スタ(Q3)のコレクタに接続されており、該第3トラ
ンジスタのベースは、可変抵抗(V R)に接続されて
いる。
更ニ、前記第2トランジスタ(Q2)のコレクタ出力は
第4トランジスタ(Qりで反転され出力端子0りより出
力される様構成されている。
第4トランジスタ(Qりで反転され出力端子0りより出
力される様構成されている。
よって、第2トランジスタ(Q2)のベース電位を基準
として、これより第1トランジスタ(ql)のベース電
位が上ったとき、出力端子α2はローとなり、下ったと
きハイとなる。
として、これより第1トランジスタ(ql)のベース電
位が上ったとき、出力端子α2はローとなり、下ったと
きハイとなる。
今、例えば、ピーク検波回路(8)のFM大入力、第3
図(イ)に示すようにドロ・ツブアウトp)を含んだ信
号であるとき、出力端子(2)には第3図(ロ)に示す
如く、ドロ雫プアウトに応答した検出パルスが出力され
る。
図(イ)に示すようにドロ・ツブアウトp)を含んだ信
号であるとき、出力端子(2)には第3図(ロ)に示す
如く、ドロ雫プアウトに応答した検出パルスが出力され
る。
ここで、前記可変抵抗(VR)は第2トランジスタ(q
l)のベースバイアスを可変できるため、ドロリプアウ
ト検出レベル(I−)を調整することができるが、検出
レベルを上げ過ぎると誤検出が生じ、また下げ過ぎると
検出感度が低くなるので、両者の中間的な値に調整され
る。そして一度、調整を行なうと以後は固定される。
l)のベースバイアスを可変できるため、ドロリプアウ
ト検出レベル(I−)を調整することができるが、検出
レベルを上げ過ぎると誤検出が生じ、また下げ過ぎると
検出感度が低くなるので、両者の中間的な値に調整され
る。そして一度、調整を行なうと以後は固定される。
ところで、磁気テープはテープ走行経路中に配、された
磁気へ噌ドや各ガイド手段等に接触するため、磁性体が
摩擦等により徐々にはがれ落ちる。
磁気へ噌ドや各ガイド手段等に接触するため、磁性体が
摩擦等により徐々にはがれ落ちる。
また、減磁等の経時変化にもより、一般に磁気テープの
再生出力は時間と共に減少する。
再生出力は時間と共に減少する。
このため、上述の様な磁気テープを再生した場合、ビデ
オヘッド(A)(BlのFM再生出力は著しく低下し、
I!3図P1に示す如く、ドロップアラt4)lの他に
振巾変動分(Sl)〜(S5)が現われ、シュミ。
オヘッド(A)(BlのFM再生出力は著しく低下し、
I!3図P1に示す如く、ドロップアラt4)lの他に
振巾変動分(Sl)〜(S5)が現われ、シュミ。
ト回路(9)が正常出力時と同じドロリプアウト検出レ
ベル(L)であると、前記振巾変動分にも応答して検出
パルスが出力されてしまい、ドロリプアウトが発生して
いないのに1H遅延出力を出力してしまう。
ベル(L)であると、前記振巾変動分にも応答して検出
パルスが出力されてしまい、ドロリプアウトが発生して
いないのに1H遅延出力を出力してしまう。
更に、第3図e\)よりも出力が低下した場合、第2ス
イ噌チ回路(6)が常時、1H遅延線αO)側に倒れて
しまい、再生出力が得られなくなってしまう。
イ噌チ回路(6)が常時、1H遅延線αO)側に倒れて
しまい、再生出力が得られなくなってしまう。
本発明は上述の点に鑑みなされたものであり、磁気へ・
シトのFM再生出力レベルに応じてドロリプアウト検出
レベルが自動的に制御される与ドロ啼ブアウト検出レベ
ル制御回路を備えたドロリプアウト補償回路を提供する
ものである。
シトのFM再生出力レベルに応じてドロリプアウト検出
レベルが自動的に制御される与ドロ啼ブアウト検出レベ
ル制御回路を備えたドロリプアウト補償回路を提供する
ものである。
以下、図面に従って本発明の一実施例を説明する。
第4図は本実施例回路の概略プロ・νり図であり、第1
図と同一部分には同一図番を付し説明を省略する。
図と同一部分には同一図番を付し説明を省略する。
本実施例の特徴はピーク検波回路(8)の検波出力がド
ロリプアウト検出レベル制御回路(131に入力され、
シュミ・リド回路(9)におけるドロ・リプアウト検出
レベルを、前記検波出力の平均レベルに応じて制御する
点にある、。
ロリプアウト検出レベル制御回路(131に入力され、
シュミ・リド回路(9)におけるドロ・リプアウト検出
レベルを、前記検波出力の平均レベルに応じて制御する
点にある、。
次に、このドロリプアウト検出レベル制御回路の具体的
回路構成を第5図に示す。入力端子αυに入力された検
波出力は第5トランジスタ(q5)のベースに入力され
、エミ叩夕出力は第2抵抗(lL2)及び第2コンデン
サ(C2)より成る第2積分回路でホールドされる。こ
の第2積分回路の時定数は前記第1積分回路の時定数よ
り充分大きく設定されている。そして、ホールドされた
出力は第6トランジスタ(Q6)のベースへ入力される
。該第6トランジスタのエミ噌夕は第7トランジスタ(
Ql)のエミ噌夕と共通接続されており、第6トランジ
スタ(Q6)のコレクタ電流が増大すると第7トランジ
スタ(Ql)のコレクタ電流が減少し、第6トランジス
タ(Q6)のコレクタ電流が減少すると、第7トランジ
スタ(Ql)のコレクタ電流が増大する様に動作する。
回路構成を第5図に示す。入力端子αυに入力された検
波出力は第5トランジスタ(q5)のベースに入力され
、エミ叩夕出力は第2抵抗(lL2)及び第2コンデン
サ(C2)より成る第2積分回路でホールドされる。こ
の第2積分回路の時定数は前記第1積分回路の時定数よ
り充分大きく設定されている。そして、ホールドされた
出力は第6トランジスタ(Q6)のベースへ入力される
。該第6トランジスタのエミ噌夕は第7トランジスタ(
Ql)のエミ噌夕と共通接続されており、第6トランジ
スタ(Q6)のコレクタ電流が増大すると第7トランジ
スタ(Ql)のコレクタ電流が減少し、第6トランジス
タ(Q6)のコレクタ電流が減少すると、第7トランジ
スタ(Ql)のコレクタ電流が増大する様に動作する。
また、前記第7トランジスタ(Ql)のコレクタは、シ
1ミ噌ト回路(9)の第2トランジスタ(Q2)のベー
スに接続され、ベースは可変抵抗(v i)に接続され
ている。よって、ドロリプアウト検出レベルの基準とな
る前記第2トランジスタ(Q2)のベース電位は、第7
トランジスタ(Q7)のコレクタ電流により制御される
ことになる。
1ミ噌ト回路(9)の第2トランジスタ(Q2)のベー
スに接続され、ベースは可変抵抗(v i)に接続され
ている。よって、ドロリプアウト検出レベルの基準とな
る前記第2トランジスタ(Q2)のベース電位は、第7
トランジスタ(Q7)のコレクタ電流により制御される
ことになる。
今、例えば、ピーク検波回路(8)のFM大入力第6図
げ)の場合、第6トランジスタ(Q6)のベース電位は
高く、従って、第6トランジスタ(Q6)のコレクタ電
流は増大し、第7トランジスタ(q7)のコレクタ電流
は減少するため、第2トランジスタ(Q2)のベース電
位は上昇し、ドロリプアウト検出レベルは大きな値(L
l)となる。ここで、第2積分回路の時定数は大きいの
で、ドロ噌プアウ)f)発生時にも第6トランジスタ(
Q6)のベース電位は変動せず、検出レベル(Ll)は
一定である。
げ)の場合、第6トランジスタ(Q6)のベース電位は
高く、従って、第6トランジスタ(Q6)のコレクタ電
流は増大し、第7トランジスタ(q7)のコレクタ電流
は減少するため、第2トランジスタ(Q2)のベース電
位は上昇し、ドロリプアウト検出レベルは大きな値(L
l)となる。ここで、第2積分回路の時定数は大きいの
で、ドロ噌プアウ)f)発生時にも第6トランジスタ(
Q6)のベース電位は変動せず、検出レベル(Ll)は
一定である。
よって、出力端子(2)には第6図(ロ)の検出パルス
が導出される。
が導出される。
次に、第6図e羽と示す如く、再生出力レベル全体が低
下した場合、gJ6トランジスタ(q6)のべ大するた
め、第2トランジスタ(Q2)のベース電位は低下しド
ロリプアウト検出レベルは小さな値(L2)となる。よ
って、第650四の如く振巾変動分(Sl)〜(S3)
に応答せず、ドロリプアウトp)にのみ応答した検出パ
ルスが出カ端子囮より得られる。
下した場合、gJ6トランジスタ(q6)のべ大するた
め、第2トランジスタ(Q2)のベース電位は低下しド
ロリプアウト検出レベルは小さな値(L2)となる。よ
って、第650四の如く振巾変動分(Sl)〜(S3)
に応答せず、ドロリプアウトp)にのみ応答した検出パ
ルスが出カ端子囮より得られる。
上述の如く本発明に依れば、FM再生出方レベルに応じ
てドロ・リプアウト検出レベルが自動的に制御されるた
め、再生出力レベルが低下した際にもドロ・リプアウト
のみに応答して検出パルスを発生するため確実なドロッ
プアウト補償を為すことができ、その効果は大である。
てドロ・リプアウト検出レベルが自動的に制御されるた
め、再生出力レベルが低下した際にもドロ・リプアウト
のみに応答して検出パルスを発生するため確実なドロッ
プアウト補償を為すことができ、その効果は大である。
第1図は従来のドロリプアウト補償回路の概略プロ噌り
図、第2図はシ1ミ・リド回路の具体的回路構成図、第
3図は第1図の要部波形図、j1!4図は本発明の一実
施例におけるドロリプアウト補償回路の概略ブロック図
、第5図はドロリプアウト検出レベル制御回路の具体的
回路構成図、第6図は第4図の要部波形図である。 主な図番の説明 (5)・・・リミ・すfi、<6>・・・第2スイ噌チ
回路、(8)・・・ピーク検波回路、(9)・・・シュ
ミ噌ト回路、叫・・・1H遅延線、(13)・・・ドロ
ップアウト検出レベル側wrwu。
図、第2図はシ1ミ・リド回路の具体的回路構成図、第
3図は第1図の要部波形図、j1!4図は本発明の一実
施例におけるドロリプアウト補償回路の概略ブロック図
、第5図はドロリプアウト検出レベル制御回路の具体的
回路構成図、第6図は第4図の要部波形図である。 主な図番の説明 (5)・・・リミ・すfi、<6>・・・第2スイ噌チ
回路、(8)・・・ピーク検波回路、(9)・・・シュ
ミ噌ト回路、叫・・・1H遅延線、(13)・・・ドロ
ップアウト検出レベル側wrwu。
Claims (1)
- (1)再生映像信号を検波する手段と、該検波手段出力
を基準レベルとを比較する手段と、前記再生映像信号を
1H期間遅延する手段と、前記比較、 手段出力により
前記再生映像信号に換えて前記1H遅延信号を出力する
手段とを少なくとも備えたドロリプアウト補償回路にお
いて、前記検波手段出力の平均レベルの変動に応じて前
記基準レベルを可変制御する手段を備えたことを特徴と
するドロリプアウト補償回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57105620A JPS58222682A (ja) | 1982-06-18 | 1982-06-18 | ドロツプアウト補償回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57105620A JPS58222682A (ja) | 1982-06-18 | 1982-06-18 | ドロツプアウト補償回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58222682A true JPS58222682A (ja) | 1983-12-24 |
Family
ID=14412531
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57105620A Pending JPS58222682A (ja) | 1982-06-18 | 1982-06-18 | ドロツプアウト補償回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58222682A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59104875A (ja) * | 1982-12-07 | 1984-06-16 | Matsushita Electric Ind Co Ltd | ドロツプアウト補償装置 |
US5317414A (en) * | 1989-05-19 | 1994-05-31 | Sanyo Electric Co., Ltd. | Drop out compensation circuit |
-
1982
- 1982-06-18 JP JP57105620A patent/JPS58222682A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59104875A (ja) * | 1982-12-07 | 1984-06-16 | Matsushita Electric Ind Co Ltd | ドロツプアウト補償装置 |
US5317414A (en) * | 1989-05-19 | 1994-05-31 | Sanyo Electric Co., Ltd. | Drop out compensation circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5994103A (ja) | 電気機械変換器の制御装置 | |
JPS58222682A (ja) | ドロツプアウト補償回路 | |
US4509078A (en) | Dropout compensation circuit | |
US5317414A (en) | Drop out compensation circuit | |
JP2735544B2 (ja) | 映像信号再生装置 | |
US6185361B1 (en) | Information signal processing apparatus for detecting both dropout of information signals and absence thereof | |
JPH0416287Y2 (ja) | ||
JPS6218673A (ja) | 自動利得制御装置 | |
JPH05282782A (ja) | 磁気記録再生装置 | |
JPS6347117Y2 (ja) | ||
KR910005586Y1 (ko) | 비디오 카세트 레코더의 화질 보상회로 | |
KR930007373Y1 (ko) | 자동화질 개선 회로 | |
KR870001477Y1 (ko) | 비데오 신호의 연속 보정회로 | |
KR920006746Y1 (ko) | 영상재생기의 고음질 자동추적회로 | |
JPH0452031B2 (ja) | ||
KR890003674Y1 (ko) | 비디오 테이프 레코오더의 기록 전류 조정회로 | |
JPS6182378A (ja) | ドロツプアウト検出回路 | |
JPH0510254Y2 (ja) | ||
JPH09261594A (ja) | ビデオテープ再生装置 | |
JPS6258569B2 (ja) | ||
JPS5913481A (ja) | ドロツプアウト補償装置 | |
JPH01160780U (ja) | ||
KR960019184A (ko) | 변속 재생시 테이프의 속도 판별 회로 | |
JPH0145146B2 (ja) | ||
JPS5857604A (ja) | ビデオテ−プレコ−ダ用再生増増幅器 |