JPS6218673A - 自動利得制御装置 - Google Patents
自動利得制御装置Info
- Publication number
- JPS6218673A JPS6218673A JP15756385A JP15756385A JPS6218673A JP S6218673 A JPS6218673 A JP S6218673A JP 15756385 A JP15756385 A JP 15756385A JP 15756385 A JP15756385 A JP 15756385A JP S6218673 A JPS6218673 A JP S6218673A
- Authority
- JP
- Japan
- Prior art keywords
- automatic gain
- gain control
- control circuit
- response speed
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、レベルの異なる信号をスイッチングによっ
て合成し、この合成信号の振幅を自動的に一定値に揃え
る自動利得制御装置に関するものである。
て合成し、この合成信号の振幅を自動的に一定値に揃え
る自動利得制御装置に関するものである。
従来例として、家庭用ＶＴＲの再生ＦＭ信号の自動利得
制御回路（以後ＡＧＣ回路という）を掲げて説明する。
制御回路（以後ＡＧＣ回路という）を掲げて説明する。
第３図は、家庭用ＶＴＲの再生系回路の概略ブロック図
、第４図は、従来のＡＧＣ回路のブロック図、第５図は
第３図の各部における波形図、第６図は信号欠落、いわ
ゆるドロップアウト及びこのドロップアウトを検出する
ドロップアウト検出回路の波形図である。
、第４図は、従来のＡＧＣ回路のブロック図、第５図は
第３図の各部における波形図、第６図は信号欠落、いわ
ゆるドロップアウト及びこのドロップアウトを検出する
ドロップアウト検出回路の波形図である。
第３図で、１，２はＶＴＲの各チャンネルのヘッド、３
．４は各チャンネルに対応したロータリートランス、５
，６は再生ヘッドアンプ、７は再生ヘッドアンプ５．６
からの再生ＦＭ信号を切換えるスイツチ、８はスラッチ
７を制御するヘッドスイッチ信号、２０はＡＧＣ回路、
１０はＶＴＲの再生系回路ブロック、１１はドロップア
ウトを検出するドロップアウト検出回路である。
．４は各チャンネルに対応したロータリートランス、５
，６は再生ヘッドアンプ、７は再生ヘッドアンプ５．６
からの再生ＦＭ信号を切換えるスイツチ、８はスラッチ
７を制御するヘッドスイッチ信号、２０はＡＧＣ回路、
１０はＶＴＲの再生系回路ブロック、１１はドロップア
ウトを検出するドロップアウト検出回路である。
また、第４図で、２１はＡＧＣ回路の入力、２２は増幅
部、２３は増幅部２２の出力と基準信号２５とのレベル
を比較し、レベル差を検出するレベル検出部、２４はレ
ベル検出部２３の応答速度を決定する時定数回路、２６
はＡＧＣの出力である。
部、２３は増幅部２２の出力と基準信号２５とのレベル
を比較し、レベル差を検出するレベル検出部、２４はレ
ベル検出部２３の応答速度を決定する時定数回路、２６
はＡＧＣの出力である。
第５図（ａ）は再生へソドアンプ５の出力波形、第５図
ｆｂ）は再生ヘッドアンプ６の出力波形、第５図（Ｃ１
はスイッチ７の出力波形、第５図（ｄｌはＡＧＣ回路２
０の出力波形である。
ｆｂ）は再生ヘッドアンプ６の出力波形、第５図（Ｃ１
はスイッチ７の出力波形、第５図（ｄｌはＡＧＣ回路２
０の出力波形である。
第６図（ａ）はドロップアウト２７を生じているドロッ
プアウト検出回路１１の入力信号波形、第６（ｂ）は出
力波形（ａｌをエンベロープ検波したあとの波形、第６
図（Ｃ）はドロップアウト検出回路１１のドロップアウ
ト検出出力波形である。
プアウト検出回路１１の入力信号波形、第６（ｂ）は出
力波形（ａｌをエンベロープ検波したあとの波形、第６
図（Ｃ）はドロップアウト検出回路１１のドロップアウ
ト検出出力波形である。
次に第３図ないし第６図をもって従来例における動作を
説明する。
説明する。
家庭用ＶＴＲにおいて、標準テレビ映像信号の１フイー
ルドに対応するＦＭ輝度信号はテープ上の１トランクに
１つのヘッドで記録さており、２つのヘッドで、１フレ
一ム分の信号を隣接するトラックに各々記録している。
ルドに対応するＦＭ輝度信号はテープ上の１トランクに
１つのヘッドで記録さており、２つのヘッドで、１フレ
一ム分の信号を隣接するトラックに各々記録している。
再生時には記録時と同一のヘッド１．２で、各々のトラ
ックを走査し、テープに記録されている信号を１フイー
ルドごとに順次検出してくる。この再生信号はロータリ
ートランス３．４を介し、各チャンネルのヘッドアンプ
５．６に入力され、適当なレベルまで増幅される。この
チャンネルごとの再生信号を１つの連続した信号に合成
するのがスイッチ７で、１フイールドに対応する時間間
隔で、ヘッドアンプ５゜６の出力を切換えている（第５
図（Ｃ））。８はそのスイッチ７の切換えるための信号
で、１フイールドに対応した時間毎に状態のかわる制御
信号である。
ックを走査し、テープに記録されている信号を１フイー
ルドごとに順次検出してくる。この再生信号はロータリ
ートランス３．４を介し、各チャンネルのヘッドアンプ
５．６に入力され、適当なレベルまで増幅される。この
チャンネルごとの再生信号を１つの連続した信号に合成
するのがスイッチ７で、１フイールドに対応する時間間
隔で、ヘッドアンプ５゜６の出力を切換えている（第５
図（Ｃ））。８はそのスイッチ７の切換えるための信号
で、１フイールドに対応した時間毎に状態のかわる制御
信号である。
ここで重要なことは、ヘッド１．２あるいはロータリト
ランス３．４のインピーダンスが製造時のばらつきや経
時変化あるいは互換テープ再生によって、必ずしも両チ
ャンネルで均一ではないため第５図（ａ）、 （ｂ）の
ように再生出力がチャンネル間で差が生じる。このまま
では、後段の再生系回路ブロック１０．ドロップアウト
検出回路１１でのグイナミソクレンジやドロップアウト
検出レベルの最適設計ができないので、両チャンネルの
レベルを揃えるため、あるいは同一チャンネルでのレベ
ル変動も抑えるため、ＡＧＣ回路２０が必要となつくい
る。ここで、第４図をもってＡＧＣ回路の動作を説明す
る。入力信号２１は、まず増幅部２２で増幅され、出力
信号２６として出力されるわけであるが、出力信号２６
は一方でレベル検出部２３に入力される。レベル検出部
２３には他方から基準レベルを示す基準信号あるいは基
準電圧２５が入力され、両者の差に対応する出力が増幅
部２２にフィードバックされ、増幅部２２のゲインを調
節し、入力信号が小さい場合はゲインを高く、大きい場
合はゲインを低くし、ＡＧＣ回路２０の出力レベル２６
を常に一定にしている。しかしながら、レベル検出部の
応答速度があまり速い場合は、第６図に示すドロップア
ウト２７部分も増幅してしまい、ドロップアウト検出回
路１１でドロップアウト２７が検出されず、ドロップア
ウト補償されず、結局画面にノイズとなって現れてしま
う。従って、時定数回路２４である程度応答速度を遅く
している。
ランス３．４のインピーダンスが製造時のばらつきや経
時変化あるいは互換テープ再生によって、必ずしも両チ
ャンネルで均一ではないため第５図（ａ）、 （ｂ）の
ように再生出力がチャンネル間で差が生じる。このまま
では、後段の再生系回路ブロック１０．ドロップアウト
検出回路１１でのグイナミソクレンジやドロップアウト
検出レベルの最適設計ができないので、両チャンネルの
レベルを揃えるため、あるいは同一チャンネルでのレベ
ル変動も抑えるため、ＡＧＣ回路２０が必要となつくい
る。ここで、第４図をもってＡＧＣ回路の動作を説明す
る。入力信号２１は、まず増幅部２２で増幅され、出力
信号２６として出力されるわけであるが、出力信号２６
は一方でレベル検出部２３に入力される。レベル検出部
２３には他方から基準レベルを示す基準信号あるいは基
準電圧２５が入力され、両者の差に対応する出力が増幅
部２２にフィードバックされ、増幅部２２のゲインを調
節し、入力信号が小さい場合はゲインを高く、大きい場
合はゲインを低くし、ＡＧＣ回路２０の出力レベル２６
を常に一定にしている。しかしながら、レベル検出部の
応答速度があまり速い場合は、第６図に示すドロップア
ウト２７部分も増幅してしまい、ドロップアウト検出回
路１１でドロップアウト２７が検出されず、ドロップア
ウト補償されず、結局画面にノイズとなって現れてしま
う。従って、時定数回路２４である程度応答速度を遅く
している。
ある周波数以下のレベル変動が抑えられたＡＧＣ出力信
号は再生系回路ブロック１０とドロップアント検出回路
１１に入力される。ドロップアント検出回路１１では第
６図（ｂ）のように入力信号をエンベロープ検波し、ド
ロップアウト・スレショルド以下の部分をドロップアン
トとして検出し、第６図（Ｃ）のようなドロップアウト
パルスを出力する。このドロップアウトパルスを再生系
回路ブロック１０に入力し、このパルスにより、１水平
期間遅延された信号を原信号と入れ換えて、ドロップア
ント部分を補償している。再生系回路ブロック１０では
、このドロップアウト補償された信号を復調し、もとの
ビデオ信号として出力している。
号は再生系回路ブロック１０とドロップアント検出回路
１１に入力される。ドロップアント検出回路１１では第
６図（ｂ）のように入力信号をエンベロープ検波し、ド
ロップアウト・スレショルド以下の部分をドロップアン
トとして検出し、第６図（Ｃ）のようなドロップアウト
パルスを出力する。このドロップアウトパルスを再生系
回路ブロック１０に入力し、このパルスにより、１水平
期間遅延された信号を原信号と入れ換えて、ドロップア
ント部分を補償している。再生系回路ブロック１０では
、このドロップアウト補償された信号を復調し、もとの
ビデオ信号として出力している。
このように、応答速度を遅くしたＡＧＣ回路に第５図（
Ｃ）のようなチャンネルごとにレベルの違う信号が入力
したとき、レベルの小さい部分ではゲインが高くなり、
レベルが大きい部分ではゲインが小さくなるため、チャ
ンネルの切換え部分では第５図（ｄ）のように、応答が
信号切換え直後では間に合わず、レベルの急激な突出や
落ち込みが生じる。第５図（ｄ）のような信号が再生系
回路ブロック１０に入ると、ダイナミックレンジを越え
ることによりレベルの急変する部分で波形の歪が生じて
いるため、再生ビデオ信号が劣化する。また、ドロップ
アウト検出回路１１に上記のよな信号が入ると、レベル
が急激に落ち込む部分ではドロップアウト・スレショル
ドレベルを越えない信号が多くなるため、ドロップアウ
トが多発する場合がある。
Ｃ）のようなチャンネルごとにレベルの違う信号が入力
したとき、レベルの小さい部分ではゲインが高くなり、
レベルが大きい部分ではゲインが小さくなるため、チャ
ンネルの切換え部分では第５図（ｄ）のように、応答が
信号切換え直後では間に合わず、レベルの急激な突出や
落ち込みが生じる。第５図（ｄ）のような信号が再生系
回路ブロック１０に入ると、ダイナミックレンジを越え
ることによりレベルの急変する部分で波形の歪が生じて
いるため、再生ビデオ信号が劣化する。また、ドロップ
アウト検出回路１１に上記のよな信号が入ると、レベル
が急激に落ち込む部分ではドロップアウト・スレショル
ドレベルを越えない信号が多くなるため、ドロップアウ
トが多発する場合がある。
従来の自動利得制御装置は以上のように構成されている
ので、ドロップアント部分を正確に検出するため応答速
度が遅く、信号の切換え部分で信号レベルの急変や歪が
生じ、再生ビデオ信号が劣化することがあった。また、
この両方を防ぐためには、応答速度の調整が非常に困難
であるなどの問題点があった。
ので、ドロップアント部分を正確に検出するため応答速
度が遅く、信号の切換え部分で信号レベルの急変や歪が
生じ、再生ビデオ信号が劣化することがあった。また、
この両方を防ぐためには、応答速度の調整が非常に困難
であるなどの問題点があった。
この発明は上記のような問題点を解消するためになさた
もので、正確にドロップアウトを検出できるとともに、
信号の切換え時においても何ら信号劣化を生じることの
ない自動利得制御装置を得ることを目的とする。
もので、正確にドロップアウトを検出できるとともに、
信号の切換え時においても何ら信号劣化を生じることの
ない自動利得制御装置を得ることを目的とする。
この発明に係る自動利得制御装置は、自動利得制御手段
を、合成信号が入力されるとともに応答速度が比較的遅
い第１の自動利得制御回路と、この第１の自動利得制御
回路の出力が入力されるとともに応答速度の比較的速い
第２の自動利得制御回路とから構成し、かつ前記第１の
自動利得制御回路の出力を検出回路に入力したことを特
徴とするものである。
を、合成信号が入力されるとともに応答速度が比較的遅
い第１の自動利得制御回路と、この第１の自動利得制御
回路の出力が入力されるとともに応答速度の比較的速い
第２の自動利得制御回路とから構成し、かつ前記第１の
自動利得制御回路の出力を検出回路に入力したことを特
徴とするものである。
応答速度の比較的遅い第１の自動利得制御回路は、スイ
ッチングによって合成した合成信号のレベルを一定値に
揃えるように作用する。
ッチングによって合成した合成信号のレベルを一定値に
揃えるように作用する。
このとき、第１の自動利得制御回路の応答速度は比較的
遅いので、スイッチングの切換え部分でレベルの大きな
変動が見られるが、ドロップアウトまでは増幅しない。
遅いので、スイッチングの切換え部分でレベルの大きな
変動が見られるが、ドロップアウトまでは増幅しない。
従って、第１の自動利得制御回路の出力が入力されたド
ロップアウトの検出回路は正確にドロップアウトの検出
を行う。
ロップアウトの検出回路は正確にドロップアウトの検出
を行う。
また、第２の自動利得制御回路は、応答速度が比較的速
いので第１の自動利得制御回路によっては一定値に揃え
ることのできなかったスイッチングの切換え部分でのレ
ベルの変動を一定値に揃えることができる。
いので第１の自動利得制御回路によっては一定値に揃え
ることのできなかったスイッチングの切換え部分でのレ
ベルの変動を一定値に揃えることができる。
以下図面にもとづいて本発明の一実施例を説明する。
なお、従来と同一構成については同一番号を付してその
説明を省略する。
説明を省略する。
第１図は本発明の自動利得制御装置のブロック図である
。
。
第１図において、１２は自動利得制御手段であり、この
自動利得制御手段１２は応答速度の比較的遅い第１の自
動利得制御回路８と応答速度の比較的遅い第２の自動利
得制御回路９とから構成されている。
自動利得制御手段１２は応答速度の比較的遅い第１の自
動利得制御回路８と応答速度の比較的遅い第２の自動利
得制御回路９とから構成されている。
ここに、第１の自動利得制御回路８の出力は第２の自動
利得制御回路９に入力されているとともにドロップアウ
トの検出回路１１に入力されている。
利得制御回路９に入力されているとともにドロップアウ
トの検出回路１１に入力されている。
また、第２図（ａｌないし第２図（Ｃ）は第１図のブロ
ック図における各部の信号波形を示した波形図である。
ック図における各部の信号波形を示した波形図である。
第２図（ａｌは第１の自動利得制御回路８の入力波形、
第２図（ｂ）は第１の自動利得制御回路８の出力波形、
第２図（Ｃ）は第２の自動利得制御回路９の出力波形を
示している。
第２図（ｂ）は第１の自動利得制御回路８の出力波形、
第２図（Ｃ）は第２の自動利得制御回路９の出力波形を
示している。
次に第２図にもとづいて本発明の実施例の動作を説明す
る。
る。
第１の自動利得制御回路（第１のＡＧＣ回路）８の入力
までは、従来例とかわらないので省略するが、入力波形
としては第５図（Ｃ）に示す入力波形と同様である。こ
れが第１のＡＧＣ回路８を通ると従来例と同様、応答速
度が遅いため、第２図（ｂ）（第５図（ｄ）と同じ）の
ように信号切換え部分でレベルの大きな変動がみられる
が、応答速度が遅いためドロップアウトまで増幅してい
ないのでドロップアウト検出回路１１で正確にドロップ
アウト検出が行われる。この信号が第２のＡＧＣ回路９
に入力されると、第２のＡＧＣ回路９の応答速度は速い
ため、第２図（ｂｌに示すような入力波形のレベル変動
に対しても第２のＡＧＣ回路の動作が追随するので第２
図（Ｃ）に示す入力波形のようにレベルを一定に揃える
ことが可能となる。
までは、従来例とかわらないので省略するが、入力波形
としては第５図（Ｃ）に示す入力波形と同様である。こ
れが第１のＡＧＣ回路８を通ると従来例と同様、応答速
度が遅いため、第２図（ｂ）（第５図（ｄ）と同じ）の
ように信号切換え部分でレベルの大きな変動がみられる
が、応答速度が遅いためドロップアウトまで増幅してい
ないのでドロップアウト検出回路１１で正確にドロップ
アウト検出が行われる。この信号が第２のＡＧＣ回路９
に入力されると、第２のＡＧＣ回路９の応答速度は速い
ため、第２図（ｂｌに示すような入力波形のレベル変動
に対しても第２のＡＧＣ回路の動作が追随するので第２
図（Ｃ）に示す入力波形のようにレベルを一定に揃える
ことが可能となる。
以上説明したように、この発明にかかる自動利得制御装
置は、自動利得制御手段を、上記合成信号が入力される
とともに応答速度が比較的遅い第１の自動利得制御回路
と、この第１の自動利得制御回路の出力が入力されると
ともに応答速度の比較的速い第２の自動利得制御回路と
から構成し、かつ第１の自動利得制御回路の出力をドロ
ップアウトの検出回路に入力したので、ドロップアウト
の検出を正確に行えるとともに、信号の切換え部分のレ
ベルの変動をなくする効果がある。
置は、自動利得制御手段を、上記合成信号が入力される
とともに応答速度が比較的遅い第１の自動利得制御回路
と、この第１の自動利得制御回路の出力が入力されると
ともに応答速度の比較的速い第２の自動利得制御回路と
から構成し、かつ第１の自動利得制御回路の出力をドロ
ップアウトの検出回路に入力したので、ドロップアウト
の検出を正確に行えるとともに、信号の切換え部分のレ
ベルの変動をなくする効果がある。
第１図は本発明の一実施例を示すブロック図、第２図は
第１図における各部の信号波形を示す波形図、第３図は
従来の回路構成を示すブロック図、第４図は第３図にお
けるＡＧＣ回路のブロック図、第５図は第３図における
各部の信号波形を示す波形図、第６図はドロップアウト
の信号及びドロップアウト検出回路の信号波形を示す波
形図である。 ８・・・第１のＡＧＣ回路、９・・・第２のＡＧＣ回路
、１０・・・再生系ブロック回路、１１・・・ドロップ
アウト検出回路、１２・・・自動利得制御手段。 代理人 大 岩 増 雄（ばか２名）１．４″
ｆ′ｆ′ト０ 特願昭６０−１５７５６３号２９発
明の名称 自動利得制御装置 ３、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号名
称 （６０１）三菱電機株式会社代表者 志 岐
守 哉 ４、代理人 ５、補正の対象 発明の詳細な説明の欄。 ６、補正の内容 （１）明細書第６頁第６行目ないし第７行目「ドロップ
アウト検出回路１１」とあるのを「ドロップアウト検出
回路１１」と補正する。 （２）同書第６頁第９行目「ドロップアントとして検出
」とあるのを「ドロップアウトとして検出」と補正する
。 （３）同書第７頁第１２行目「ドロップアントが多発す
る場合」とあるのを「ドロップアウトが多発する場合」
と補正する。 以上
第１図における各部の信号波形を示す波形図、第３図は
従来の回路構成を示すブロック図、第４図は第３図にお
けるＡＧＣ回路のブロック図、第５図は第３図における
各部の信号波形を示す波形図、第６図はドロップアウト
の信号及びドロップアウト検出回路の信号波形を示す波
形図である。 ８・・・第１のＡＧＣ回路、９・・・第２のＡＧＣ回路
、１０・・・再生系ブロック回路、１１・・・ドロップ
アウト検出回路、１２・・・自動利得制御手段。 代理人 大 岩 増 雄（ばか２名）１．４″
ｆ′ｆ′ト０ 特願昭６０−１５７５６３号２９発
明の名称 自動利得制御装置 ３、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号名
称 （６０１）三菱電機株式会社代表者 志 岐
守 哉 ４、代理人 ５、補正の対象 発明の詳細な説明の欄。 ６、補正の内容 （１）明細書第６頁第６行目ないし第７行目「ドロップ
アウト検出回路１１」とあるのを「ドロップアウト検出
回路１１」と補正する。 （２）同書第６頁第９行目「ドロップアントとして検出
」とあるのを「ドロップアウトとして検出」と補正する
。 （３）同書第７頁第１２行目「ドロップアントが多発す
る場合」とあるのを「ドロップアウトが多発する場合」
と補正する。 以上
Claims (1)
- レベルの異なる信号をスイッチングによって合成し、こ
の合成した信号の振幅を一定値に揃える自動利得制御手
段と、この自動利得制御手段の出力に生じる信号欠落を
検出する検出回路とを備えた自動利得制御装置において
、上記自動利得制御手段を、上記合成信号が入力される
とともに応答速度が比較的遅い第１の自動利得制御回路
と、この第１の自動利得制御回路の出力が入力されると
ともに応答速度の比較的速い第２の自動利得制御回路と
から構成し、かつ前記第１の自動利得制御回路の出力を
前記検出回路に入力したことを特徴とする自動利得制御
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15756385A JPS6218673A (ja) | 1985-07-17 | 1985-07-17 | 自動利得制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15756385A JPS6218673A (ja) | 1985-07-17 | 1985-07-17 | 自動利得制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6218673A true JPS6218673A (ja) | 1987-01-27 |
Family
ID=15652413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15756385A Pending JPS6218673A (ja) | 1985-07-17 | 1985-07-17 | 自動利得制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6218673A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02199774A (ja) * | 1989-01-27 | 1990-08-08 | Hitachi Maxell Ltd | リチウム系二次電池 |
| JPH0611U (ja) * | 1992-06-10 | 1994-01-11 | 三菱農機株式会社 | 移植機の手すり装置 |
| US7549157B1 (en) | 2008-01-11 | 2009-06-16 | John Mezzalingua Associates, Inc. | Automatic gain-setting in relaying device |
-
1985
- 1985-07-17 JP JP15756385A patent/JPS6218673A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02199774A (ja) * | 1989-01-27 | 1990-08-08 | Hitachi Maxell Ltd | リチウム系二次電池 |
| JPH0611U (ja) * | 1992-06-10 | 1994-01-11 | 三菱農機株式会社 | 移植機の手すり装置 |
| US7549157B1 (en) | 2008-01-11 | 2009-06-16 | John Mezzalingua Associates, Inc. | Automatic gain-setting in relaying device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6218673A (ja) | 自動利得制御装置 | |
| US4321618A (en) | Reproducing system for video tape recorders | |
| JPH04361493A (ja) | 映像信号再生装置 | |
| JP3053963B2 (ja) | 磁気記録再生装置 | |
| KR950011970B1 (ko) | 음질보정회로 | |
| US6185361B1 (en) | Information signal processing apparatus for detecting both dropout of information signals and absence thereof | |
| JPH0447798Y2 (ja) | ||
| KR200184175Y1 (ko) | 하이-파이 브이씨알의 기록 전류 레벨 보상 회로 | |
| JPH05282782A (ja) | 磁気記録再生装置 | |
| KR910005586Y1 (ko) | 비디오 카세트 레코더의 화질 보상회로 | |
| KR940022505A (ko) | 브이 씨 알(vcr)의 알 에프(rf)신호 레벨 자동 조절 장치 | |
| KR930007373Y1 (ko) | 자동화질 개선 회로 | |
| JP2735544B2 (ja) | 映像信号再生装置 | |
| JPS6247868A (ja) | 音声ドロツプアウト補償装置 | |
| JP2875642B2 (ja) | 磁気記録再生装置 | |
| KR0132042B1 (ko) | 고속 배속시 정상음 출력회로 | |
| KR950003561B1 (ko) | 브이씨알(vcr)의 오디오 더빙 장치 | |
| GB2259825A (en) | Circuit for compensating for the drop-out of a reproduced video signal | |
| KR910003611Y1 (ko) | 음성출력 자동 제어회로 | |
| KR0183741B1 (ko) | 드랍아웃신호를 보상하기 적합한 신호기록장치 | |
| JPH01106353A (ja) | エンベロープ出力装置 | |
| JPH0520786A (ja) | 情報信号出力装置 | |
| KR19980060701A (ko) | 다중 오디오 신호 기록/재생장치 | |
| JPH05167986A (ja) | 映像信号記録再生装置 | |
| JPH04133590A (ja) | 磁気再生装置 |