JPS58219890A - 合成ビデオ信号処理用くし型フイルタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、くし型フィルタ回路に関するものであり１
特に電荷結合装置（ＣＯＤ）＜Ｌ型フイルミナンヌ）情
報が水平線走査周波数の整数倍の周波数にある信号の群
によって表わされ、映像の色（クロミナンス）情報が水
平線走査周波数の倍数の間にある輝度スペクトル内の周
波数にある信号の群によって表わされるように配列され
ている。

ＮＴＳＣ方式では・輝度成分は線走査周波数の８の偶数
倍にあり・次の走査線と同じ位相を持っている。色成分
は線走査周波数の匙の奇数倍にあり°・次の走査線と正
確に１８０°離相している。

上述のようにエンコードされた色および輝度情報は１合
成信号ヌベクトルをくシ型濾波（コミング）するこ七に
よってくし型フィルタで再生されるー。くシ型フィルタ
では・少なくとも１線走査期間（いわゆるＬＨの期間）
だけ互いに時間的に遅延された合成ビデオ信号のレプリ
カが生成される。

ある線から１　、Ｈ遅延された信号を後続する線からの
信号に加えることによって色成分は相殺され・一方輝度
成分は増強される。２本の連続する線からの信号を減算
することによフて輝度成分は相殺され１色成分は増強さ
れる。

ブリチャード（Ｐｒ１ｔｃｈａｒｄ　）氏の米国特許第
４．０９６，５１６号明細書には１合成カラーテレビジ
ョン信号の輝度および色信号成分を分離するためのＣＯ
Ｄくし型フィルタ装置が示されている。この装置には１
共通のクロック駆動周波数を使用し・共通の電荷加算器
で終端している長短のＣＯＤ遅延線によって形成さねた
並列信号路が設けられている。標準のＮＴＳＣ標準放送
信号を処理するのに適した例示の実施例では、ＮＴＳ　
Ｃカラー副搬送波周波数の３倍に等しい周波数（すなわ
ち、３Ｘ　３．５７９５４５　Ｈｚすなわち１０．７３
８６３５　Ｈｚ　）に等しい周波数のクロック信号が、
６３２ｉ段の長遅延線および各々１段の１対の短連延線
中で転送されるテレビジョン信号の対応する電荷パケッ
トを制御するために使用される。ＣＯＤ構成によって与
えられる遅延は段数と使用されるクロック周波数のみの
関数となるので、長遅延線と短連延線中の対応する電荷
パケット間の遅延差は６８２°５／１０−７３８６３５
ＭＥ■ｚすなわち６３．５５マイクロ秒１すなわちＩＨ
の遅延量となる。長遅延線に′よって転送された電荷パ
ケットと短連延線の一方によって転送された電荷パケッ
トとを第１の電荷加算器において加算金成することによ
り、線周波数の−の偶数整数倍で規則的に離れてピーク
を示す第１のくし型フィルタ特性が得られ＼それによっ
てくし型濾波された輝度信号が取出される。また長遅延
線によって転送された電荷バケツ）ｋ短連延線の他方の
ものによって転送された電荷パケットとを第２の電荷加
算器において減麓合成することにより１線周波数の−の
奇数整数倍において規則的に離れてピークを示す第２の
くし型濾波特性が得られる。適当な帯域通過濾波を行な
うことにより１第２の電荷加算器の出力からくし型濾波
された色信号が取出される。

このくシ型フィルタ装置では・殆んどのくシ型フィルタ
成分を単一の集積回路基体上に゛形成されたＣＯＤ構成
中に組込むことができる。２個のＣＯＤチャンネルを物
理的に一体化し、また基体上テチャンネルを分離してい
るそれらの間のチャンネルヌトップを取除いてＳ２個の
チャンネルを結合して１個のＣＯＤチャンネルを形成す
る（すなわちマーリングする）ことにより加算的合成を
行なうことができる。このチャンネルの結合は本質的に
完全な加算を行なうことができる。くし型フィルタ特性
の規則的に正確に配列された周波数において可及的に低
いレベルのナル状態（振幅が最小の状態）を実現するた
めに１合成点における相対的にＩＨ遅延したビデオ信号
の振幅と位相は正確に整合していなければならない。第
１のくシ型フィルタ特性はチャンネルの結合を使用する
ととにより得られるので、ＣＯＤ電荷転送の無効率によ
る蓄積効果による長遅延線中の小さな振幅損失を無視す
ることにより、加算合成がＣＯＤ構成中で完全に行なわ
れ、合成点におけるビデオ信号は殆んど正確に整合して
いる。

し力・しながらＸ短遅延線と長遅延線の端部における電
荷合成によって等しい信号で電荷の減算が行なわれるよ
うに１第２のくし型フィルタ特性を得るためには他の短
遅延線に対する信号入力に利得ｌの位相反転器を使用す
る必要がある。位相反転器は必然的に長遅延線と短遅延
線で処理される信号間に包絡線遅延の不整合を生じさせ
る有限の時間遅れ（例えば約４ナノ秒）を導入する。こ
の不整合によりくし型フィルタの信号分離特性を低下さ
せ、映像管の表示面上に再生される画面を汚染する点々
の動き（ドツト・クロール）や混色（クロ１・カラー）
の除去が不完全になる。

さらに１実際にはインバータの利得は正確に１にはなら
ないので１遅延線で処理される信号相互間の振幅が不平
衡になり、信号の相殺・分離が一層不充分になる。また
長遅延線の信号の振幅と短遅延線の信号の振幅を等価す
るための振幅調整手段を設ける必要がある。

ＣＯＤ入力段にアナログ入力信号を導入するためにＤＣ
人カバイアヌ回路を必要とする。上述のＣＯＤ＜Ｌ５フ
ィルタ構成′では、信号インバータが使用されているの
で１短遅延線の各一方に対する入力信号は他の２個の遅
延線とは異ったＤＣ成分を持っている。従って、入力バ
イアス回路は２個の信号入力の各々について必要となる
。

従って１遅延線の対応する信号間で改善された振幅およ
び包絡線整合特性を持フたＣＯＤ＜Ｌ型フィルタ特性を
提供することが望ましい。この点に関して・集積回路Ｃ
ＣＤ構成の外部に設けられるくし型フィルタ特性を与え
るのに必要な信号処理回路の数を減らすことが望ましい
。さらにＣＯＤ遅延線の入力において必要とするバイア
ヌ回路の数を減らすために、くシ型フィルタ装置の入力
　　　□この発明の原理によれば一、周波数間挿された
成分を含む入力信号に対する電荷転送装［（’ＣＴＤ）
くし型フィルタ信号分離装置は、集積回路基板上に形成
された第１および第２のＣＴＤ遅延線からすり、テいる
。そして各遅延線は、それぞれの入力部分と出力部分と
の間にクロック信号に応答する異った段数を持ち、上記
クロック信号によって入力信号を表わす電荷パケットを
転送する。各遅延線は電荷パケット間に間挿周波数の周
期に比例する相対的遅延を各出力部分において与えるよ
うに構成されている。両方の遅延線の出力部分に重畳す
る周期的にクランプされる浮動感知電極は１その下を通
過する電荷パケットに応動する電圧変化を感知する。感
知電極の下の電荷パケットの転送の相対的タイミングは
・感知電極が浮動状態にあるとき、その電圧がＬＨだけ
相対的に遅延された電荷パケットの減算組合せに比例す
る量だけ変化し・入力信号の周波数間挿された成分の一
方を表わすものとなるように設定されている。

以Ｆ１図を参照しつ＼この発明の詳細な説明する。

〈実施例の説明〉 第１図において、例えば通常の無線周波数段、中間周波
数段およびビデオ検波器を含むＴＶ信号処理段１０は、
周波数間挿された輝度（ルミナンヌ）および色（クロミ
ナンス）信号成分を含む合成カラー・テレビジョン・ビ
デオ信号を発生する。この合成カラー・ビデオ信号はキ
ャパシタ１２を介して点線で囲まれたくし型フィルタ処
理装置１６の端子１４に供給される。点線は例えばＮ−
ＭＯ３形式の単一モノリシック集積回路上に形成するこ
との出来る回路成分を含んでいる。

端子１４からの合成ビデオ信号は、長ＣＯＤ遅延線１８
および短ＣＣＤ遅延線２ｏを含む輝度信号くし形フィル
タの入力部分１８ａおよび２０ａ、並びに長ＣＯＤ遅延
線１８および他の短ＣＯＤ遅延線２２を含む色信号くし
形フィルタの入力部分１８ａおよび２２ａに並列的に供
給される。

遅延線１８．２０．２２は下にある基体中に非対称な電
位井戸を形成するために、ゲート電極の第１および第２
の層を利用したＮ型埋込みチャンネルＣＣＤ遅延線であ
って、反対位相（２位相）のクロック信号によってクロ
ックされたとき点線の矢印で示す一方の方向に電荷を転
送できるものであることが望ましい。ＣＯＤＣＤ遅延線
造および電荷の転送については第２図乃至第４図によっ
て詳細に説明する。

遅延線１８および２０は１端子１４から遅延線の入力に
並列に供給された合成ビデオ信号のサンプル間に正確に
１水平走査線に等しい信号遅延の差（６３・５５マイク
ロ秒に等しいｌＨの遅延）が得られるように構成されて
いる。遅延線１８および２０の埋込みチャンネルは共通
にクロックされる電極を有する遅延線部分１９で物理的
に合成され（例えば集積回路の基体内でチャンネルを分
離するチャンネル・ヌトップを取除いてチャンネルを結
合させる）、それによって相対的にＩＨ遅延されたビデ
オ信号を加算合成し・くし型濾波された輝度信号を生成
させる。

チャンネルの結合点では・遅延線１８と２０との間で与
えられる信号遅延の差はＣＣＤクロック周波数と、各Ｃ
ＯＤ遅延線中で信号がクロックされる段の数とによって
決定される。

図示の実施例はＮＴＳＣ方式用で、副搬送波周波数の３
倍の周波数（すなわち３　Ｘ　３．５８　ＭＥ（ｚ　＝
１０．７ＭＨｚ）を使用している。この周波数は先づ第
１に・サンプリング率がサンプルされるべき最高周波数
の少なくとも２倍でなければならないというサンプルさ
れたデータ方式に関するナイキストの基準に合致し１第
２にクロック信号発生回路に対する所望の安定性と電力
消費を得るこ、とが出来るように選定される。

クロック周波数はカラー副搬送波周波数の奇数倍（３倍
）であり、また線走査周波数ｆｔ（のるの奇数倍（すな
わちｌｏ、７Ｍ）ＴＺ　＝　ｆＨＸ７）である点に注目
する必要がある。このようなりロック周波数を使用する
と、段の分数は正確にＩＨの信号遅延に相当する（すな
わち６３．５５マイクロ秒は１０．７ＭＨｚでクロック
される６８２一段に相当する）よう　　　□になる。

クロック信号の特定の位相に応答して信号をサ　、ンプ
ルすると、サンプルはクロック信号期間の整数倍だけ離
れた時間周期においてのみ存在する。

分数段のＣＯＤＣＤ遅延線当する相対遅延をもった２つ
の信号を合成することが望まれる場合は・２個のＣＯＤ
ＣＤ遅延線要なことは当業者には明らかである。各遅延
線の出力において、供給された入力信号の電荷パケット
が分数段数に相当する相対遅延を持つために・上記各遅
延線は異った数の段を含み１異った位相のクロック信号
でクロックされる。このＬＨの遅延を与えるのに好まし
い数については第２図に関連して説明する。

第１図において・くし型濾波された輝度信号は１浮動電
極２４と１　リセット・スイッチ２５と、ソース・ホロ
ワ２６とを含も感知回路２３によってくし型フィルタ部
分１９から取出される。浮動電極２４は部分１９上に物
理的に重畳しており、リセット・スイッチ２５およびソ
ース・ホロワ２６と関連して・復権詳細に説明するよう
にくし型濾波された輝度信号を非破壊的に感知し１それ
をサンプル−ホールド増幅器２７の入力に供給する。増
幅器２７はクロック発生器２８から供給されるサンプリ
ング信号φＩＤに応答して・くし型濾波された信号をサ
ンプルし、これを増幅されたくし型濾波信号の形で端子
２９に供給する。

遅延線１８および２２もまた、端子１４からこれらの遅
延線に並列的に供給され葛合成ビデオ信号のサンプル間
で正確にＩＨに等しい信号遅延差を維持するように構成
されている。くし型濾波された色信号は遅延線１８およ
び２２の一部を含モ＜シ型フィルタ部分２１中で発生さ
れ、浮動型［３トリセット・スイッチ３２およびソース
・ホロワ３３ヲ含ｔｒｇ知回路３０によって感知される
。浮動電極３１は遅延線１８および２２の一部と物理的
に重畳しており１復権第２図乃至第５図に関連して説明
するようにリセット・スイッチ３２およびソース・ホロ
ワ３３と関連して、遅延線１８および２２の入力に供給
されたビデオ信号のＩＨだけ相対的に遅延されたサンプ
ルの減算的に合成されたものを感知し１くし型濾波され
た色信号を生成する。くし型濾波された色信号はソース
・ホロワ３３ヲ介してサンプルーホールド増幅器３４の
入力に供給される。サンプル−ホールド増幅器３４はク
ロック発生器２８から供給されたサンプリング信号φＩ
Ｄに応答してくし型濾波された色信号をサンプルし１ま
た端子３５および３６に個々にバッファ作用が与えられ
且つ増幅されたくし型濾波色信号を供給する増幅回路を
含んでいる。

、端子２９に結合された低域通過フィルタ（ＬＰＦ）３
８は１倍号合成器４０の一方の入力にくし型濾波された
広帯域の輝度信号を送り込み・高い周波数の遅延線クロ
ッキング信号を除去するのに適した例えば４．ｏ　ＭＦ
（ｚの上限遮断周波数をもった振幅対周波数特性をもっ
ている。端子３５に結合された低域通過フィルタ（ＬＰ
Ｆ）４２は、くし型濾波された色出力信号の比較的低周
波情報（垂直細部情報）を通過させ・比較的高い周波数
の色情報と遅延線クロッキング信号とを除去するのに適
した例えば１．５　ＭＨｚの遮断周波数をもった振幅対
周波数特性をもっている。低域通過フィルタ４２は垂直
細部情報信号を合成器４０の第２の入力に供給する。再
現さ゛れた輝度信号は合成器４ｏの出力に発生する０こ
の再現された輝度信号は輝度信号処理回路４４に供給さ
れて、さらに増幅され１処理される。

端子３６に結合された帯域通過フィルタ（ＢＰＦ）４６
はカラー副搬送波周波数を中心とした振幅対周波数通過
帯域応答特性１例えばＮＴＳＣ方式では少なくとも３．
５．８．ＭＨｚ±５００ＫＨｚテあり１　これはくし型
濾波された色信号の色信号成分を通過させ・より低い周
波数の輝度成分およびより高い周波数の遅延線クロッキ
ング信号を除去するのに適したものである。帯域通過フ
ィルタ４６は色信号と色信号処理回路４８に供給する。

色信号処理回路４８にはまたバースト・ゲート発生器５
０によって水平同期信号から取出されたカラー・バース
ト・ゲート信号が供給される。

色信号処理回路４８は通常の色副搬送波抽出器（図示せ
ず）を含んでおり・カラー・バースト・ゲート信号期間
中に生ずるカラー・バースト信号に周波数および位相が
゛ロックされたカラー基準信号を引出す。カラー基準信
号はくし型濾波された色信号を復調し、マトリックス回
路５１に供給される色差信号Ｒ−Ｙ、　Ｇ−Ｙ、　Ｂ−
Ｙを生成する・ために使用される。マトリックス回路５
１は処理回路４４から再現された輝度信号を受信し、映
像管５２にＲｌＧおよびＢの原色を表わす信号を供給す
る。輝度信号処理回路４４、バースト・ゲート発生器５
０・およびマトリックス回ｖ！５１はテレビジョン技術
ではよく知られたものであり・従って・こ＼では詳細に
は説明しない。

くし型濾波された輝度信号を感知する電極２４は・くし
型濾波された色信号を感知する電極３１から信号の伝播
方向に関して時間遅延りに相当する点に配置されている
。時間遅延、Ｄは・マトリックス５１の入力において・
色成分と輝度成分とが適正に時間的に等しくなるように
するのに充分な量だけくし型濾波された輝度信号を遅延
させるように動作する。この実施例では、遅延量りは主
として色帯域通過フィルタ４６による色信号の遅延を補
償するように動作する。ＣＯＤ＜Ｌ、型フィルタ装置中
に遅延量りを与えることにより、輝度信号および色信号
の変移時間を、マトリックス５１で合成される前に等化
するための通常別個に設けられる輝度遅延等価゛回路網
（例えば輝度信号処理回路４４中に設けられる）を省略
することが出来る。

さらに１色信号処理回路４８内で発生されるカラー基準
信号（ＮＴＳＣ方式ｐは３．５８ＭＨｚ　）は端子５３
を経てカラー副搬送波逓倍（３倍）回路５４に供給され
る。これに適した逓倍回路が１９８２年４月１３日付の
米国特許第４　、３２５　、０７６号明細書中に示され
ている。クロック発生器２８は為端子５６を経て３　Ｘ
　３．５８ＭＨｚ　＝　１０．７ＭＨｚの周波数をもっ
た逓倍回路５４からの出力信号を受信し馬遅延＃ｊｌ１
８・２ｏ・２２に供給してその中で電荷転送を行なわせ
るＣＣＤクロック信号φ１、φ２１φＩＤ％９１゜わ、
φ２Ｄ（第３図に示されている）を発゛生ずる。感知電
極２４および３１の近くで遅延線１８．２０および２２
にクロック信号を供給することに関しては第２図を参照
して説明する。ＣＯＤ遅延線１８’、　２０および２２
の入−力部の直流バイアス電圧を制御するために１抵抗
器Ｒを経て端子１４に結合された入力バイアス回路６ｏ
が使用されている。この入力バイアス回路６９は１９７
９年２月１３日付の米国特許第４．１３．９，７８４号
明細書に示されているように構成される。

一般に上に述べた第１図のくし型フィルタ信号処理回路
の動作および構成は前述のプリチャード（Ｐｒ１ｔｃｈ
ａγ迂）氏の米国特許第４，０９６，５１６号明細書に
示されている形式のくし型フィルタ信号処理装置と実質
的に同じである。しかしながらこの特許の装置では、電
荷の合成によってＬＨ相対的に遅延した信号の減算的合
成を行なうために・短連延線の一方の入力における信号
を反転するための利得１の信号反転器を必要とする。前
述のように・くシルフィルタ構成中に信号反転器を使用
することは、長遅延線と短遅延線中で処理される対応す
る信号間の包路線遅延および振幅の不整合を導入し、く
シ型フィルタ構成の信号相殺性能を低下させるので好ま
しくない。さらに、信号反転器を使用すると、短連延線
の一方に対して供給される入力信号のＤＣ特性が他方の
遅、、延、線に供給される入力信号のＤＣ特性と異った
ものとなり、別のＤＣ入力バイアヌ回路を必要とする。

この発明の装置では蔦＜シ型フィルタ構成が長遅延線１
８と短連延線２２との間の減算的合成を行なうために利
得１の信号反転器を必要としない。浮動電極３１を含む
感知回路３０は１遅延線１８と２２の信号の減算合成を
行なうための浮動ゲート減算器として動作する。ＣＯＤ
＜Ｌ型フィルタ構成中で使用される浮動ゲート減算器は
）短連延線２２用の反転されたビデオ信号を発生するた
めの利得１の位相反転器を必要としないという点で有利
である。

また・端子１４で発生するビデオ信号は！延線１８．２
０および２２の各入力に直接結合されているので・短連
延線２２の入力に与えられるＤＣバイアスを制御するた
めの別の入力バイアス回路を不必要なものとしている。

さらに、位相反転器を取除くことにより個々の遅延線で
伝送される電荷の間の位相および振幅の整合性が改善さ
れ、輝度および色くし型フィルタ構成に対する最大の信
号相殺および増強効果が得られ、る。さらに装置毎に特
性にばらつきのある反転器の振幅および位相遅延を考慮
する必要もない。

第２図は、感知電極２４および訂の近くで各遅延線１８
．２０および２２用のＮ型埋込みチャンネル上に重畳し
たゲート電極の構造を概略的なダイーヤダラムの形で示
したものである。端部が上向きに曲った電極は転送電極
を表わし、真直の電極は蓄積電極を示している。装置の
構成期間中、転送電極の下のＣＯＤチャンネル領域には
、当技術分野で周知のイオン打込み障壁のような手段に
よフて蓄積電極の下のチャンネル領域に関して障壁電位
が与えら、れる。この周知の非対称電極構造によって・
第１図および第２図に示す構成においては相補２相（バ
イフェーズ）信号によってクロックされたとき、　　　
　　　　　　　　　　　−・電荷を左から右へ一方向に
伝播させることができる。隣接する転送および蓄積電極
は対をなし、同じクロック信号によってクロックされて
ゲートを構成し翫交互のゲートは２相りロック信号の一
方に応答して電荷パケットを転送し蓄積するＯ従って、
各ゲートは１０．７　ＭＨｚのクロック信号の周−期の
１４に相当する遅延を与える。各ゲートの下の数字はそ
の点における累積遅延量を示している。

クロック発生器２８は第３図に示すようにφｌ・φ２・
φ　・φ　および７□、（φ２．の補関係）を発生し・
１１３　　　　２Ｅｌ これらは第２図に示すゲートの電極対に供給される。第
１ａ図に示すように１クロック発生器２８はＮＯＲゲー
トフリップ・フロップ６４を使用して構成されており・
これはキャパシタ６６および入カリξ・り６８を介して
フリップ・フロップ回路６４にＡＣ結合された第１図の
周波数逓倍器５４の出力信号に応答してφ、Ｄおよびφ
２Ｄクロック信号（第３図ａ・ｂ）を発生する。φ１Ｄ
およびφ２．クロック信号は１対のブツシュ−プル回路
７０および７２の各入力に供給される。各ブツシュ−プ
ル回路は同じ導電形式の２個のＦＥＥ’Ｔから６なり、
それらの導電チャンネルは直列に接続されていて相補形
式で駆動され、各対７０．７２のそれぞれのＦＥＴの接
続点に対称な相補位相クロック信号φ１およびφ２（第
３図ｄおよびｅ）を発生する。ブツシュ−プル回路７０
および７２はＮＯＲフリップ・フロップ回路６４よりも
低い電位のＤＣ動作電圧源によって給電され・それによ
ってφ１およびφ２のクロック信号の振幅レベルはφ１
□、およびφ２Ｄのクロック信号の振幅レベルよりも低
くなる（例えば一方は８ボルト、他方は１２ボルト）。

リミタ６８の切換閾値に関するその入力のＤＣレベルは
クロック信号のデユーティ・サイクルを決定し・φ、お
よびφ２のクロック信号に応答する位相比較器７４の出
力信号によってセットされる。

φ２□、クロック信号はまたＦＥＴインバータ７６に供
給されて７□。クロック信号（第３図Ｃ）を発生する。

隣接するゲートに供給されるクロック信号間の電位差は
、ＣＯＤ遅延線内で効率よく電荷を転送することのでき
るように障壁の電位よりも充分に大でなければならない
ことは当技術分野で充分に了解されているところである
。−例として１遅延線１８．２０＼２２は約４ボルトの
障壁電位を持つように構成されている。プロセス、１゛
に関連する要因によって、電荷を充分に伝播させるため
には隣接するゲート間で最小６ボルトの電位差が必要と
なる。

クロック信号φ１、φ２のＤＣ振幅のレベルは例えば８
ボルトである。これは各ＣＯＤ遅延線内で電荷を適正に
伝播させるのに充分な最低のＤＣレベル（すなわち６ボ
ルト）よりも僅かに大である。遅延線１８はくし型フィ
ルタ信号処理装置１６のかなりの部分（６８２段）を占
めているので・回路に必要とする電力を最小にするため
に・このクロック信号φ、およびφ２の振幅をこの最低
許容レベルに近く維持されている。クロック信号φＩＤ
％φ２Ｄおよび（Ｉ１２ｏのり、Ｃ振幅レベルは約１２
ボルトのＤ　、Ｃである０この電圧は電荷を適正に転送
するのに必要な６ボルトの最低電位差に相当する大きさ
だけ実質的に一定のＤＣ電圧（例えば６ボルト）よりも
大きく、これによって次に述べるように、、ＣＯＤ遅延
線１８．２０および２２の単相クロック部分内で適正な
電荷の転送を与えることができる。

再び第２図を参照する。遅延線１８・２０および２２は
端子１４に並列に結合された入力ゲート構成（第１図で
は１８ａ１２０ａｓ　２２ａとして示されているがＡ第
２図では示されていない）よりはじまる。これらの入力
ゲート構成は例えば米国特許第４，１３９，７８４号明
細書に示されているような周知の籠満たし、溢れさせる
沖技術に従って合成ビデオ信号を表わす電荷パケットを
遅延線に転送するのに適している。

入力部分の後は・各遅延＃！１８％　２０％　２２はク
ロック信号φ１、φ２を使用して２相クロツクされ、浮
動電極２４および３１の近傍では以下に述べるように信
号を容易に合成することができるように単相クロック動
作に変換されている。単相クロック動作では１つおきの
ゲートがクロックされ、隣接するゲートは、ゲート間に
印加された電位差が電荷を適正に伝播させるのに必要な
少なくとも最低の電圧となるようにクロックされたゲー
トに印加されるクロック信号のＤＣ電圧の振れの大きさ
の中間の実質的に一定のＤＣ電圧レベルに維持されてい
る。

遅延線１８はゲート６８３まで２相クロツクされ為ゲー
、ト０ではクロ、ツクφ１でヌタートシ＼ゲート６８２
まてφ、とφ２による交番形式のクロックが続く。

φ２１．が供給される。ゲート６８３と６８４との間の
浮動ゲー）３１の近傍では、遅延線１８はｊ２Ｄによる
単相形式でクロックされる。浮動ゲート２４の近くのゲ
ート６８４の後では１遅延線１８はφ２Ｄによる単相形
式でクロックされる。

遅延線２０および２２はゲート０に供給されるクロック
信号φ２をもって２相クロツキングで動作を開始する。

しかしながらゲート０．５の後は１これらはφ２Ｄによ
る単相でクロックされる。遅延線１８のゲート６８２．
５は１遅延線２０および２２のゲートＯに供給されるク
ロック信号φ２と実質的に同相であるφ２Ｄでクロック
される。これによってビデオ信号の電荷パケットが遅延
線２０および２２と比べると遅延線１８内を通ってクロ
ックされなければならない正確に６８２゜５の別の段を
生じさせる。前に述べたように、これらの追−加ゲート
は遅延線１８と遅延線２０．２２との間に正確にＬＨの
遅延差を与えることができる６ 単相遅延線については第４図に示された遅延線２ｏの単
相部分を参照して説明する。単相クロック信号φ２Ｄは
ゲー）１および２に供給される。Ｉ）Ｃ電圧（例えば６
ボルト）がゲート１．５に供給される。クロックφ２Ｄ
の最小、最大のＤＣレベルとゲ−）　１．５に供給され
る６ボルトのＤＣ電圧との間の差は電荷を適正に伝播す
るのに必要な最低電位（６ボルト）に等しい。従って１
遅延線２０　（Ｑ、２ｏ）内の電荷パケットは１第４図
ａに示す各時間も。乃至ｔ４において、第４図す乃至ｆ
に示すように遅延線２０を通って伝播すく。時間ｔ。に
おけるクロック、パルスφ２ＤのＤＣレベルは０ボルト
で１ゲート１および２の下に比較的浅い電位ウェルを作
り出す。従って、合成ビデオ信号のサンプルを表わす第
１の電荷パケットＱ２０−１は、ゲート１．５の蓄積電
極の下のより深い電位井戸中にある。それは・ゲート１
．５は供給された６ボルトのＤＣ電圧にあり、効率的な
電荷の転送を行なうのに必要な最小電位差（すなわち６
ボルト）に等しい隣接ゲート間電位差を作り出すからで
ある。これが第４図すに示されている０　　　　　ゝ 第４図Ｃはクロック信号φ２Ｄが６ボルトのとき１時間
し、における電位井戸を概略的に示すものである。この
ときゲートト１．５％２の各々に供給されるＤＣ電位は
すべて同じで１各転送および蓄積電極の下に形成される
電位井戸は同じ深さである。

従って、電荷Ｑ２０−１は転送されない。第４図ｄはク
ロック信号φ２Ｄが１２ボルトのとき１時間ｔ２におけ
る電位井戸の概略を示す。このときより深い電位井戸が
クロックされたゲート１および２の下に位置する部分に
形成され、一方ゲート１．５の下に位置する電位井戸は
より浅くなる。従って、合成ビデオ信号の次の電荷パケ
ットＱ４０−２はゲート１の下である左から入り込み）
電荷バケツ”２０−１は１股布（時間的に後）へ伝播し
、ゲート２の下に位置する。時間ｔ３ではすべてのゲー
ト電極に供給される電圧レベルは等しい振幅（すなわち
６ボルト）になるので、第・４図ｅの対応する電位井戸
の図は第４図Ｃのそれと等しくなる。時間ｔ４では・今
クロックされたゲートはそれに供給された０ボルトにあ
り１より・深い電位井戸がＩ）Ｃゲート電極１．５の下
に形成されるので・第４図ｆの電位井戸の図形は第４図
すと同じようになる。従って・２倍目の電荷Ｑ、　　は
１股布へ伝播し・ゲート１．５０−２ の下に留まる。電荷Ｑ　　も１股布へ伝播し１そ０−１ こて復権説明するように遅延１ｉＡ１８からの電荷と加
算的に合成される。

遅Ｋ　Ｍ　２２内での電荷のクロッキングは遅延線２０
に関して上に述べた動作と同様である。しかしながら）
遅延＃！２２の単相部分におけるＤＣ電圧は、後述する
ようにゲート１．５においてリセット・スイッチ３２お
よび浮動ゲート３１を介して供給される。

前に述べたように、遅延線１８はゲート０乃至６８２．
５を通じて２相クロツクされ１遅延線１８と２０．２２
間でＬＨの相対遅延を与えている。ゲート６８３にはク
ロック信号φ２Ｄが供給され１ゲート６８２．５乃至６
８３にはＤＣ電圧（６ボルト）が供給される。

クロック信号φ２Ｄが０ボルトのときはクロック信号φ
２．．は１２ボルトであるので１隣接するＤＣゲートの
下に中間の深さの電位井戸が形成され１ゲート６８３の
下により深い電位井戸が形成される。その結果、電荷は
ゲー）　６８２．５からゲート６８３へ矢印で示すよう
にＤＣゲートを横切って直接転送される。この形式の電
荷転送は〜遅延線２２に関する信号処理のタイミングを
ずれ（スキュー）させる。

このずれによって遅延線１８および２２における電荷転
送を適切なものとし＼感知回路３ｏで信号の減算合成を
行なうことができる。

感知回路３０は遅延線２２のゲτト１．５および遅延１
ｉｊＡ１８のゲート６８３．５に単相ＤＣ電圧（６ボル
ト）を供給する。特に浮動電極３１はソース・ホロワＭ
Ｏ８）ランジスタ３３のゲート電極に接続されている０
ソーヌ・ホロワ・トランジスタ３３のドレン電極は＋１
２ボルトの動作電位源に結合され、ソース電極は増幅器
３４に結合され１また定電流源゛（１）を経てアースに
結合されている。リセット・スイッチＮＭＯ３）ランジ
スタ３２のゲート電極はクロック信号φ２Ｄを受信する
ように結合されており、ソース電極は＋６ボルトの動作
電位源に結合されており・　ドレン電極は浮動電極３１
に結合されている。

ＮＭＯＳ）ランジヌタ３２のターン・オン閾値（ｖＴ）
は例えば１．２ボルトである。従って、クロック信゛号
φ２Ｄの正方向部分が電源電圧を１．２ボルト超過する
と（すなわち＋７．２ボ１ルトに達すると）、トランジ
スタ３２は導通し１電極３１は＋６ボルトのＤＣ電圧に
クランプされる。クロック信号φ２ＤのＤＣレベルが＋
７．２ボルトに低下すると・　トランジスタ３ｚは非導
通状態となり１電［３１はクランプされない。ソース・
ホロワ３３は電極３１ｔ−ＤＣ的に分離し為電極３１が
クランプされないとき為それは＋６ボルトに浮動し１電
極３１の下を転送される電荷パケットにより電極、３１
によって感知された電圧変動はソース・ホロワ・トラン
ジスタ３２のソース電極を経て増幅器２７に供給される
。従って１ゲート１．５と６８３．５の下を通過する電
荷パケットによって生じる小さな電圧変動を除いて、電
極３１の下のＤＣ電圧は単相の定ＤＣ電圧として動作す
る。

電極３１がＩＨだけ相対的に遅延された信号の減算合成
を感知するために１ゲート電圧（ｖｇ）が単相クロック
電圧（Ｖ’ＤＣ）と等、、、、ｐ　＜なったとき、リセ
ット・スイッチ３２は電極３１を非クランプ状態にする
必要がある。すなわち１電ｇ＝ｖＤｃになったときトラ
ンジスタ３２はオフでなければならない。リセット・ス
イッチ・トランジスタ３２が動作電位”Ｒ８に結合され
ていると、適正に動作させるために１Ｎチヤンネル装置
の場合はＶＴは”ＤＣ−”Ｒ８以下でなければならずＳ
Ｐチャンネル装置の場合はＶＴは”ＤＣ−ｖＲ８よりも
大でなければならない。

第２図に示すように１電［３１の近くでは）遅延線１８
はクロック信号１□、によって単相クロックされ１遅延
線２２はクロック信号φ２Ｄで単相クロックされる。こ
の単相クロック動作により１復権第５図を参照して述べ
るように、電極３１は遅延線１８および２２内の信号の
減算合成を感知する。

第５図には浮動電極３１の近くの遅延線１８および２２
が再度示されており、電位井戸ａ、ｂ１．ｃ、ｄがその
下に示されている。波形ｅＳｆ、ｇはクロック信号φＩ
Ｄ’　”２Ｄ・φ２Ｄをより詳細に示し、波形りは浮動
電極３１によって感知されるＤＣ電圧の変化を示してい
る。

第５図ｇに示すように、時刻１．前では一リセット・ス
イッチ３２に供給されるクロック信号φ２□、の振幅レ
ベルは翫リセット・スイッチ３２のＮＭＯＳトランジス
タのＤＣターン・オン・レベル（７，２ボルト）以上で
１スイツチ３２は電極３１を６ボルトにクランプする。

さらに時刻＋１前で１クロック信号φ２ゎの振幅レベル
が６ボルト以上（すなわち１２ボルト）であるとき）遅
延線２２のゲート１および２の下には、浮動電極３１か
ら６ボルトの電圧が供給されるゲー）　１．５の下より
も深い電位井戸が形成される。この状態を第５図ｇに示
し１浮動ゲート１．５の前後、すなわちゲーｉ−１およ
び２の下にある電荷パケットＱ、、Ｑ、　　　をそれぞ
れ示し２２−２　　　　　　２２−１ ている。また時刻を前で・クロック信号Ｃ２Ｄの振幅レ
ベルが６ボルト以下（すなわち０ボルト）であると、遅
延線１８の下のゲート６８３および６８４の下には浅い
電位井戸が形成され、浮動電極３１から６ボルトの電圧
が供給されるゲート６８３．５の下にはより深い電位井
戸が形成される。この状態は第５図すに示されている。

遅延線１８と２２との間の前に述べたタイミングのずれ
（スキュー）により、Ｑ２２−１からＩＨの相対遅延を
もった電荷パケットに相当する第１の電荷パケットＱ、
　　　は第２図の＋８−１ ゲー）６８４．５の下にあり１Ｑ　　からＩＨの相対２
−２ 遅延をもった電荷パケットに相当する第２の電荷パケッ
トＱ１８−２は浮動ゲー）　６８３．５の下にある。

第５図ｇに示す時刻＋２前で１クロック信号φ２Ｄの振
幅レベルが６ボルト以下になると、遅延線２２のゲート
ｌおよび２の下の電位井戸は１浮動電極３１から６ボル
トの電圧が供給されるゲートト５の下よりも段々と浅く
なる。全体の結果が第５図Ｃに示されている。電荷Ｑ２
２−２は１股布へ転送され１浮動ゲート１，５の下にあ
る。この位置にある電荷Ｑ１゜２−２の効果により１第
５図りに示すように、浮動電極３１のＤＣ電圧レベルを
僅かに低下する。ＤＣ電圧の低下の程度はミリボルトの
オーダーテするので、第５図りの垂直方向の尺度はこの
効果を示すために拡大して示されている。

時刻＋８前でクロック信号Ｃ２Ｄの振幅が６ボルトより
も大きくなると１遅延線１８の下のゲート６８３および
６８４の下の電位井戸はゲート６８３．５の下の電位井
戸よりも段々と深くなる。全体の結果が第５図ｄに示さ
れており、電荷パケットφ、８−２は右へ１段転送され
・浮動ゲー）　６８３．５に後続するゲ−トロ８４のよ
り深い電位井戸の下にあり・第３の電荷パケットＱＩ８
−３は浮動ゲー）６８３．５に先行するゲート６８３の
下にある。浮動ゲート６８３．５の丁から電荷Ｑ１Ｂ−
２を追い出すための電極３１の効果はその浮動電極３１
によって感知されるＤ’Ｃ電圧レベルを僅かに上昇させ
ることにある。これが第５図りに示されており、この状
態では遅延線１８中の電荷パケツｌ−（１，＋１．．８
−２）は１遅延線２２中の対応する電荷パケット（Ｑ、
）よりも大きくなっている。

２−２ 浮動電極３１における電圧レベルの変化は）遅延線１８
および２２の対応する電荷パケット間の減算合成（すな
わちＱ２□−２Ｑ１０−２　）を絶対値で示している。

この減算合成は電荷が遅延線１８のゲート６８４および
遅延線２２のゲート１．５に転送されたときに生じ、こ
れによって各遅延線の対応する電荷間に６８２．５のゲ
ート数の差を与え、これによって前述のように正確にＩ
Ｈの差の遅延を作り出すことができる。その結果、電極
３１によって感知される電圧変動は・くし型濾波された
色信号を表わし、これはソース・ホロワ３３を経てサン
プリング増幅器３４の信号入力に供給される。

この構成では、同じクロック信号φ２Ｄの減少する電圧
レベルは１浮動ゲート減算器の有効な動作を適正に継続
させる必要のある２フの作用を実行するために使用され
るという点に注目する必要がある。第１に・クロック信
号φ２Ｄは時刻ｔ、において浮動電極３１を非クランプ
状態とするために使用され１その振幅が前述の７・２ボ
ルト以下に低下するとｌＮＭＯＳリセット・トランジス
タ３２をターン・オンする。第２にクロック信号φ２Ｄ
に時刻ｔ２において遅延線２２内の電極３１の下の電荷
の転送を開始し１ゲート１および２の下の電位井戸をゲ
ートト５の下の電位井戸よりも段階的に浅くする。

クロック信号φ２Ｄの立下っ端縁部は、これらの動作を
行なうのに必要なりＣ電圧レベルを含む振幅の変化を持
っており、これは互いに関連するこれらの動作を同期化
あるいは一白己調時化・する。

この自己調時化によって、浮動電極を同期的にクランプ
するための通常Ｑ、ヤツ、と称される別のクロック信号
は不要になる。

きらに・遅延線１８は反転されたφ２．（φ２Ｄ）によ
ってクロックされるので１そのクロック信号の立上り端
は１第１ａ図のφ２Ｄ信号反転器７６によって与えられ
る時間遅延によって決定されるように、必然的に遅延線
２２のφ２Ｄのクロック信号の立下り端の短時間後に生
ずる。従って・クロック信号φ２Ｄが時間し２において
電極３１の下で電荷の転送を開始する６ボルト以下に低
下する直後の時刻ｔ８において）クロック信号φｌ　２
Ｄは電極３１の下から電荷を転送するのを開始する６ボ
ルト以上に上昇するので、電極３１の下の電荷転送間の
遅延時間も最小になる。その結果・減算合成をサンプリ
ングするために使用することのできる時間は最大になる
。

この最大のサンプリング時間は第５図りの波形に示す時
刻ｔ３と時刻ｔ４との間の期間である。時刻ｔ４におい
て１、クロック信号φ２Ｄの振幅はスイッチ３２をリセ
ットするためのターン・オン電圧である７・２ボルトに
上昇し、再び電極３１を６ボルトのＤＣレベルにクラン
プする。第５図ｅのφ、Ｄクロック信号は第１図の増幅
器２７および３４をサンプリングするのに適したサンプ
リング信号として動作する。

第５　図すについて前に述べたように＼電荷パケットＱ
１８−１は時刻ｔ１までに第２図のゲート６８４．５に
通過させられる。この電荷は為ゲー）　６８２．５と６
８３との間のＤＣゲートに、関して前に述べた同じ理由
でゲート６８４と６８４．５　ｈの間の第２図に示すＤ
Ｃゲートを側路する。

上述の点を念頭において再び第２図および第５図を参照
して動作を説明すると、次の単相クロック・サイクルの
期間中Ｘ遅延線２０および１８のゲート２および６８４
．５に共通に供給されるクロック信号φ２ＤがＯボルト
のとき、電荷パケットＱ１Ｂ−１はゲート６８５に進み
１また対応する電荷パケットφ２ｏ−１もまた前述の遅
延線１８および２ｏの合成によりゲート６８５に進む。

電荷の合成点における遅延線１８および２ｏの対応する
電荷パケット（すなわちＱ１０−１・Ｑ１０−１　）間
のゲートの差は６８２．５　（すなわち６８５−２．５
　）である。遅延線１８および２２からの相対的にＩＨ
遅延された信号はゲート６８５に同時に到達し、こ−で
加算的（こ合成され、前述のくし型濾波された輝度信号
が発生する。

くシ型濾波された輝度信号を表わす合成された電荷は遅
延線１８内でゲート６８６の下を単相形式で伝播する。

浮動ゲート６８６に結合された浮動電極２４を含む感知
回路２３は、その下を通過するくし型濾波された輝度信
号を感知し、くし型濾波された輝度信号をソース・ホロ
ワ２６の出力を経てサンプル−ホールド増幅器２７の入
力に供給する。

第２図に示すように、感知されたくし型濾波色信号と感
知されたくし型濾波輝度信号との間の遅延時間差りは２
段（６８６−６８４）に相当するＯ浮動ゲート２４を遅
延線１８に沿う時間的に前あるいは後に位置するゲート
に結合することによって・感知された信号間により小さ
な遅延差あるいはより大きな遅延差を与えることも出来
る。

第２図に例示した好ましい実施例では１くし型濾波され
た輝度信号を感知するために浮動電極２４が使用されて
いるが、例えばアカデミツク　プレ７社より１９７４年
に発行されたセキューイン（Ｓｅｑｕｉｎ　）およびト
ンプセット（Ｔｏｍｐｓｅｔｔ　）代著の刊行物例電荷
転送装置（Ｃｈａｒｇ；ｅ　Ｔｒａｎｓｆｅｒ　Ｄｅｖ
ｉｃｅ−８）Ｉ＋の第５２頁乃至第５６頁に示されてい
るような遅延線内に設けられた分離拡散領域を信号感知
用に使用することも出来る。しかしながら１くし型濾波
された輝度信号を再生するために浮動電極を使用するの
が望ましいと信じられている。それは・その寸法はくし
型濾波された色信号を感知するために使用された浮動ゲ
ートによって与えられる寄生成分と同じ寄生成分を呈し
１そのため各遅延線の振幅および位相特性間の整合性を
改善することが出来るからである。

同様に第１図および第２図に示すチャンネル結合装置の
代りに１浮動電極を遅延線１８および２０を加算的に合
成するために使用することも出来る。

第６図は第１図セ、円び第２図に示す遅延線と同様なＣ
ＯＤ遅延線装置を示している。しかしながら遅延線２０
／は１第２図の構成のゲー）ｌｓ　１．５および２と同
じように配列されたゲートをもった伸張された単相領域
を有し１浮動ゲート２４ノは遅延線１８だけてはなく遅
延線１８と２０′の両方と重畳している。電極２４／は
第１図の電極２４用に使用される感知回路と同様き感知
回路の一部で、第２図では、例えば、図示されていない
ゲート２．５にＤＣ電位を供給する単相構成内の１組の
電極において遅延線２０／を重畳している。従って、電
極２４／では・両方の遅延線１８および２０′は単相構
成を持ち・両方が単相クロ゛シキング信号φ２Ｄを使用
し・遅延線間の遅延差は正確にＩＥ（（例えば６８５−
２．５　＝６８２．５　）になる。その結果１浮動電極
２４′は１その電極の下を通過する電荷パケットの加算
的合成を感知し、その電位変動はソース・ホロワ２６を
経てサンプル−ホールド増幅器２７に供給されるくし型
輝度信号を表わす。

第１図のくし型フィルタ装置は３個のＣＯＤ遅延線を含
んでいるが翫浮動ゲート減算装置は為僅か２個の遅延線
１従って僅か２個の入力をもったくし型フィルタ構成と
することが出来る。このような構成が第７図に示されて
いる。

第７図では、僅か２個の遅延線７１８と７２１が使用さ
れているにすぎない。前述のくし型フィルり装置と同様
に１遅延線間の遅延差は正確にＬＨ＋こ維持されている
。さらに詳しく言えば、遅延線７１８の入力から浮動ゲ
ー）　７３１までにＩＨよりも長い遅延、すなわちＬ　
Ｈ＋　、Ｈに相当する数のゲートがあり）遅延線７２１
の入力から浮動ゲート７３１までに増加遅延Ｊｉ（Ｎに
相当する数のゲートがある。

遅延線７１８および７２１へ端子１４から供給された入
力ビデオ信号は反対位相のａ相りロック信号を使用して
それぞれサンプルされ為電極７３１において遅１Ｍ７１
８および７２１の電荷パケットは正確にＩＨの遅延差を
もって合成される。同様に遅延線７１８の入力から浮動
電極７２４までの間にＩＨ＋Ｎ＋Ｄ（たくしＤは前の実
施例と同様）の遅延に相当する数のゲートがあり、遅延
線７２１から電極７２４までの間にＮ＋Ｄの遅延に相当
する数のゲートがある。従りて、電極７２４において遅
延線７１８と７２１の電荷パケットは正確にＬＨの遅延
差をもって合成される。

遅延線７１８は７１８′と７１８”として示された２つ
の部分に分離されている。同様に遅延線？２１は２つの
部分？２１’と７２１〃に分離されている。第６図の浮
動ゲート２４／が遅延線１８および２０／の単相部分に
重畳しているのと同様に１浮動電極７２４は遅延Ｍ　７
１Ｂ’と７２１′の各々の単相クロック部分上に重畳し
ている。従って・浮動電極７２４はくし型濾波された輝
度信号を感知するために使用される。また第６図の浮動
電極３１がくし型濾波された色信号を感知するのと同様
に浮動電極７３１はくし型濾波された色信号を感知する
。２個の遅延線は２個の信号−電荷入力部分を使用して
いるにすぎないので・各遅延線毎に１個の入力部分を必
要とするにすぎない。これによって１個の信号−電荷人
力部分が占めるシリコンの面積を節約することができＳ
また入力部分の動作を制御するために、その入力部分に
、制御信号を供給する部分を少なくすることができる。

別の例として１遅延線７１Ｂ　”、７２１　〃および浮
動電極７３１を省略することができ、また第７図に点線
で示すように電極７３１と同様に浮動電極７３１／を遅
延線７１８／および７２１／上に重畳させ、電荷を分割
する必要性を、無くすりことができる。

前に延べたくし型フィルタ信号分離装置はすべていわゆ
る＠ｌＨＩ＋形式のものであった。しかしながらこの発
明の原理は―、２Ｈ１１くし型フィルタ構成に適用する
こともできる。

第８ａ図は通常の２Ｈくし型フィルタ装置をブロック図
の形で示している。合成ビデオ信号はｌＨ遅延線８０°
の入力および加算信号合成器８０２の入力に供給される
。１Ｈ遅延線８０’の出力は第２のＩＨ遅延線８０１の
入力に結合され、また加算信号合成器８０３および減算
信号合成器８３４の入力に結合されている。第２のＬＨ
遅延線８０１の出力は加算合成器８０２の第２の入力に
結合され、＼その出力は合成器８０３オよび８０４の第
２の入力に結合されている。　　　　リ 合成器８０２は２走査線期間（２Ｈ）だけ互いに遅延さ
れたビデオ信号を合成する。これらの信号は２個の遅延
線により位相の同期した色情報を含んでいる。合成器８
０２によって生成された信号は１合成器８０３でＩＨ遅
延された信号と合成され１第８ｂ図の波形８０５として
示すように１合成器８０３の出力にくし型濾波された輝
度信号が発生する。

第１図のＩＨくし型フィルタの応答特性と同様に１第８
ａ図の２Ｈ＜Ｌｍフィルタのオフセット正弦波特性は、
０Ｆ（Ｚで最少の減衰を与え１線走査周波数の４の奇数
倍で信号がくり返しＯになる。

相補的な関係で１減算合成器８０４は供給された信号の
うちの色成分を増強し、間挿された輝度信号成分を相殺
する。色信号の振幅と周波数応答特性は第８ｂ図の波形
８０６として示されている０波形８０６の応答特性はま
たオフセット正弦波形を示し、０Ｆ（Ｚおよび線走査周
波数のｙの偶数整数倍でくり返し振幅がＯになる。この
形式の正弦波応答特性の利点は、信号０の周波数の近傍
においてより広い合成を与え・従って除去されるべき信
号をより大きく減衰させるという点にある。さらに２Ｈ
＜Ｌ型フィルタによって得られるより広い合成により、
合成特性に目立つような低下を伴なうことなくクロック
信号のより大きな周波数変化を許容することができる。

ＩＨくし型フィルタ装置の場合と同様に１合成点におけ
る信号の振幅は最大量の信号合成が得られるように正確
に整合している必要がある。この点に関して１加算合成
器８０．２に供給される信号は、合成器８０３および８
０４のくし型濾波された出力信号に関して芝の振幅を持
つようにされている。従って、それらの合成によって４
の振幅の信号レベルを得ることができる。第１の遅延線
８００の出力信号はくし型濾波された出力信号レベルに
関して号の振幅を持つようにされており翫それによって
合成器８０３および８０４に１／２の振幅の信号を供給
することが出来る。従って・生成されたくシ型纏波出力
信号は、応答特性の振幅が０になる周波数で蝦大の相殺
特性を持った公称１の振幅を持つものとなる。

ＣＯＤ形式で合成ビデオ信号の周波数間挿された成分を
分離するためにこのよりな２Ｈくし型フィルタを使用す
るために％２Ｈの遅延に相当する段数を持りた単一の単
相クロックＣＯＤ遅延線を使用することができる。しか
しながら１クロック周波数が線走査周波数の４の奇数倍
に比例するときは、正確にＩＨの遅延によって分離され
る電荷パケットは遅延線中には存在しない。前述のよう
に・ＩＨ遅延がクロック周波数の周期の分数部分（ＮＴ
ＳＣ方式の場合、副搬送波数の３倍でクロックされると
きは１６８２−のクロック周波数の期間・すなわち遅延
段）に相当するときは、ＣＯＤ遅延線中の電荷パケット
はクロック周波数の周期の整数倍で分離される。従って
・第８ａ図に示すようなくし型フィルタ装置を使用する
ために１正確にＩＨだけ相対的に遅延した電荷パケット
を得るために、このような２Ｈの遅延線の中間点にタッ
プを設けることは不可能である。この場合ＳＩＨの相対
的に遅延された電荷パケットは合成器８０３および８０
４への入力として必要とされるものである。

例えばサンプル−ホールド回路で１タツプで４られな電
荷パケットをアナログ信号処理するには・信号が正確に
ＩＨの相対遅延で合成されるように更に分数で表わされ
る量の遅延を与える必要がある０ 同じ理由で各々が正確にＬＨの相対遅延を与える２個の
ＣＯＤ遅延線を直接直列に電荷結合することが出来ない
ことは当業者にとっては明らかなことである。従って１
第８ａ図の２Ｈくし型フィルタ装置の１Ｈ遅延線８００
および８０１を１遅延線８００の出力と遅延線８０１の
入力との間に別の信号処理装置を設けることなくＣＯＤ
形式に構成することは容易でない。

上述の可能な両方のＣＣＤ２Ｈ＜　Ｌ型フィルタ装置に
おいて、ＣＣＤのサンプルされたデータ形式内で電荷パ
ケットの合成を行なうことは出来ない。前述の米国特許
第４，０９６．’５１６号明細書の発明に関して述べた
ように１アナログ信号の処理は遅延線間１従って遅延線
内の電荷パケット間に包絡線遅延および振幅の不整合を
導入する可能性があり為＜シ型フィルタの信号分離特性
の低下をきたす結果となる。

この発明の原理によれば１第８Ｃ図は電荷減算ＣＯＤ遅
延線２Ｈくし型フィルタを示す。２Ｈ（し型フィルタは
、前述のＣＣ，Ｄ遅延線と実質的に同じように構成され
・動作する２個のＣＯＤ遅延線８１８および８２１のみ
からなっている。

入力部分（図示せず）の後で、遅延線８１８内の電荷パ
ケットは１遅延線８１８ａと８１８ｂとの間で２つの等
しい大きさの部分に分離される。このようなＣＯＤ電荷
の分割にフいては先の七キューイン氏およびトンプセッ
ト氏の著書四電荷転送装置・の第６１頁に示されている
。遅延線８１８ｂについては遅延量Ｎに相当するゲート
数の後、遅延線８１８ａについては遅延量２’Ｅ（＋Ｎ
に相当するゲート数の後、各遅延線は結合されて遅延線
部分８１８０が形成され１こ＼で電荷パケットが加算さ
れる。結合点でのこれらの遅延線間の遅延量の差は正確
に２Ｈ，すなわち２Ｈ＋Ｎ−Ｎとなり１これらの遅延線
部分は第８ａ図のｌＨ遅延線８００および８０１に相当
し・また結合点は加算合成器８０２に相当する。遅延量
Ｍに相当するゲート数の後、遅延線部分８１８Ｃは２つ
の部分８１８ｄおよび８１８ｅに分割され、こ−で電荷
パケットは再び２個の等しい大きさの部分に分割される
。

同様に入力部分（図示せず）およびｌＨ＋Ｍ＋Ｎの遅延
量に相当するゲート数の後１遅延、１％ｓ２１内の電荷
パケットは遅延線８″２１ａと８２１ｂとの間で２つの
等しい大きさの部分に分割される。これらの遅延線部分
内の電荷パケットの等しい大きさの部分は１遅延線部分
８１８ｅおよび８１８ｄから供給される電荷パケットの
対応する等しい大きさの部分と合成され、浮動電極８２
４と８２９とによって感知される。それによって・第７
図に関して説明した電荷パケットの合成と同様にくし型
濾波された色および輝度信号が形成される。

さらに詳しく言えば・遅延線部分８１８ｅおよび８２１
ａは単相クロックされ１遅延量】Ｊに相当するゲート数
の後入結合されて遅延線部分８３０が形成される。結合
点において、各電荷パケットはＩＨの相対遅延量（すな
わち（２Ｈ＋Ｌ＋’Ｍ＋Ｎ　）−（ＬＨ＋Ｌ＋Ｍ十Ｎ）
＝ＩＨ）を持ち、これは第８ａ図の合成器８６３による
加算合成と同様の信号の加算合成に相当する。前述の遅
延量りに相当するゲート数の後・第１図の電極２４に相
当する浮動ゲート８２４は遅延線部分８３０に重畳して
おり・くし型濾波された輝度信号を感知する。

、同様に遅延線部分８１８ｄおよび５ｇ１ｄは遅延量り
に相当するゲート数を有い他の部分よりも診ザイクル進
んだ一部がずれた（ヌキニーされた）タイミングで単相
クロックされる。従って１第１図の電極２９と同様に浮
動電極８２９において＼その下を通過する電荷パケット
の減算組合せがくし型濾波色信号の電極８２９によって
感知される０従って、電ＦＭ８２９は第８ａ図の減算合
成器８０４に相当する。

別の実施例では１遅延線部分８１８ｅおよび８２１ａの
結合によって与えられる加算合成は、第７図の電極７２
４と同様な遅延線部分８１８ｅと　。

８２１ａの双方と重畳する浮動電極を使用することによ
っても行なう仁とができる。さらに別の例として＼遅延
線部分８１８ｅｓ　　８２１ａおよび８３０を取除き為
第８Ｃ図の点線で示すように１遅延線部分８１８ｄおよ
び８２１ｂの単相部分を延長してもよい。

浮動電極８２４が遅延線８１８ｄおよび８２１ｂの両方
の上に重畳しており、これによりくし型濾波された輝度
信号を表わす加算合成を行なうことができる。前述の遅
延量りに相当するゲート数が浮動電極８２４と８２９と
の間で維持されていることは言う迄もない。

従って１この発明の原理によれば、遅延線への共通信号
入力を有するＣＯＤ遅延線くし型フィルタ・ビデオ信号
分離回路を構成することができ、それによって入力回路
に必要とする要件と複雑さを低減することができ１さら
に外部のアナログ信号処理回路を使用する。ことなく遅
延線の出力にビデオ入力信号のくし型濾波された輝度お
よび色成分を発生することができる。

以上、この発明の特定の実施例について説明しだが、こ
の発明の原理の範囲内でさらに別の実施　　　′例が可
能なことは言う迄もない。

例え４ｆｆ：１クロック信号の周波数はｉｏ、７ＭＨｚ
に限定されず１例えば副搬送波周波数の４倍・ＮＴＳＣ
方式の場合、１４．３　ＭＨｚでもよい。この場合１６
８２一段の代りに９１０の遅延段によって与えられる遅
延差を必要とする。整数段で必要な遅延を与えるクロッ
ク信号を使用すると、合成ビデオ信号に応答する単一人
力をもった信号−電荷入力結合構成を電荷パケットの発
生用として使用することができる。入力構成として、遅
延線１例えば第７図の遅延線７１Ｂおよび７２１Ｓ第８
図の遅延線８１８および８２１の入力に電荷パケットを
供給するための電荷分割を使用することができる。

【図面の簡単な説明】

第１図および第１ａ図は、この発明の原理に従って構成
されたＣＣ’Ｄ＜Ｌｆｆｌフィルタ構成を、一部をブロ
ック図の形で、他の部分を回路図の形で示した図、 第２図は第１図のＣＣＤ構成の一部の電極構造を概略的
な回路図の形で示した図１ 第３図は第１図および第２図のＣＣＤ構成で使用される
クロック信号の波形を示す図、第４図（ａｌ乃至（ｆ）
は第１図および第２図のＣＣＤ構成の一部の動作を説明
するのに有効な電位井戸を概略的に示した図、 第５図μ）乃至（ｈ）は第１図および第２ｒｇＪのＣＣ
Ｄ構成の他の部分の動作を説明するのに有効な電位井戸
の概略および波形を示し、た図、 第６図はこの発明の原理に従って構成された第１図のＣ
ＣＤ構成の他の実施例を示す図、第７図はこの発明の原
理に従って構成された第１図のＣＣＤ構成の更に他の実
施例を示す図・第８ａ図）第８ｂ図および第８Ｃ図はこ
の発明の原理に従って構成されたＣＯＤ＜Ｌ型゛フィル
タ構成の他の実施例に関する構造、動作を説明する図で
ある。

Claims (1)

【特許請求の範囲】
1. （１）　　水平走査期間中１輝度および色成分を表わす
   映像を含む合成ビデオ信号を処理するためのくし型フィ
   ルタで＼上記輝度および色成分は間挿関係で周波数ヌベ
   クトル中に配置され、上記色成分は連続する水平期間の
   間で位相が交番しており・基体と１ 上記基体中に形成された第１のチャンネルを含む第１の
   遅延線と・ 上記基体中に形成された第２のチャンネルを含む第２の
   遅延線と、 上記第１および第２のチャンネルの双方の上に重゛畳す
   る浮動ゲニトと・を含み、 上記第１の遅延線はその第１のゲートと上記浮動ケート
   との間の上記第１のチャンネル上に重畳する第１の数の
   ゲートを含み、 上記第２の遅延線はその第１のゲートと上記浮動ケート
   との間の上記第２のチャンネル上に重畳する上記第１の
   数とは異なる第２の数のゲートを含み島 さらに・各々上記合成ビデオ信号に応答して）上記合成
   ビデオ信号のサンプルを表わす電荷パケットを上記第１
   および第２のチャンネルにそれぞれ供給するための第１
   および第２の手段と、上記第１および第２の遅延線の上
   記ゲートにクロック信号を供給して、これらのゲートの
   下の電荷パケットを転送し）上記第１および第２の遅延
   線の一方の電荷パケットが上記浮動ゲートの下に・上記
   第１および第２の遅延線の他方の浮動ゲートに先行する
   ゲートの下に到達する電荷パケットに対して上記水平走
   査線期間の整数倍に等しい大きさだけ時間的に遅延して
   到達するようにさせる手段と、 上記クロック信号に応答して上記浮動ゲートを周期的に
   基準電位にクランプし１上記浮動ゲートが上記基準電位
   にクランプされていないとき１上記浮動ゲートの下の電
   荷パケットと上記浮動ゲ−トに先行するゲートの下の電
   荷パケットとの減算合成を表わし、それによって上記合
   成ビデオ信号の上記色成分を表わす上記浮動ゲートにお
   ける電圧を感知する手段と・を含む上記合成ビデオ信号
   処理用くし型フィルタ。