JPH0128559B2

JPH0128559B2 -

Info

Publication number: JPH0128559B2
Application number: JP55085373A
Authority: JP
Inventors: Hiroshi Tanigawa
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1980-06-24
Filing date: 1980-06-24
Publication date: 1989-06-02
Also published as: JPS5711589A; US4387389A

Description

【発明の詳細な説明】本発明は電荷転送素子を用いたくし形フイルタ
に関するものであり、本発明の目的は汎用性の高
いビデオ帯域くし形フイルタを提供することにあ
る。近年、半導体集積回路技術の急速な発展を背
景に、電荷転送素子が研究開発されてきた。

電荷転送素子は電荷結合素子（CCD）とバケ
ツリレー素子（BBD）とに大別されることが知
られているが、ビデオ帯域即ち標本化周波数が
10MHz付近での応用にはCCDの方が有利である。
勿論、当該分野での応用には、埋め込みチヤンネ
ル構造、重ね合わせ電極構造等、素子性能、特に
転送効率を改善するための手段が用いられるのが
一般的である。

一方、半導体技術の進展は、デイジタルメモリ
の集積度向上と高速化、さらに、低価格化を誘起
し、多くの電気通信分野でのデイジタル量による
信号処理技術が普及するようになつた。ビデオ帯
域でも、デイジタル処理技術の向上は目ざましく
フレームシンクロナイザ、タイムベースコレクタ
等では、全デイジタル化機器が既に実用に供され
ている。しかしながら、かかる技術においては入
出力部にアナログ、デイジタル量間の変換系が不
可避になり、当該変換系は現段階において低価格
とは言い難い。即ち、デイジタル技術による信号
処理は、ビツトを上昇させることにより精度を確
保することは可能であるが、消費電力が大きく装
置規模も大きく、高価格になる傾向がある。

かかる傾向は周波数が高くなる顕著になり、ビ
デオ帯域の民生用機器にまで、デイジタル技術が
浸透するのは困難であると思われる。しかるに、
CCDを用いたアナログ量による信号処理は、低
消費電力、小型、低価格であるため、電気通電分
野、特にビデオ帯域の機器には最適である。当該
機器での信号処理の多くは、くし形で代表され
る。

CCDを用いたくし形フイルタについては、既
に特開昭53−119628にて開示されている。

しかし、周知のくし形フイルタは、いわゆる
NTSCカラーテレビ信号の色・輝度信号分離用に
最適であるが、他の応用には必ずしも最適ではな
いと伴断される。ビデオ帝域のくし形フイルタに
は等該の色・輝度分離回路以外にも、カラーカメ
ラでの輪郭補正回路、サブナイキスト標本化での
折り返し歪除去回路、家庭用VTRでの隣接トラ
ツク妨害除去等があり、更に構成法にも1H型、
2H型が知られている。これらの多くの応用分野
に対応していくには、基本ブロツクをCCDを用
いて構成し、該ブロツクを複数個接続し、該接続
方法を変更することにより、所望の構成を得るこ
とが有利である。かかる構成法を用いれば、少品
種大量生産された安価なCCDに、少量生産され
る多品種の機器の採用できる汎用性を持たせるこ
とが可能になる。

本発明は、かかる基本ブロツク構成法に関する
ものであり、汎用性の高いCCDくし形フイルタ
を提供するものである。本発明によれば、同一基
板上に集積化された電荷転送素子で構成された第
一、第二、第三の遅延線と該遅延線群を駆動する
ための駆動手段と、該遅延線群の入力部に被処理
信号を供給する手段と前記第三の遅延線の入力部
は、前記第一、第二の遅延線の入力部と位相関係
が反転する手段と前記第一の遅延線は出力部近傍
において、一定の比率で信号を三分割する手段と
該手法により分割された第二の分割信号と前記第
二の遅延線からの信号とを混合する手段と前記分
割手段により分割された第三の分割信号と前記第
三の遅延線からの信号とを混合する手段と、該手
段により混合された信号を検出する手段と前記分
割手段により分割された第一の分割信号を検出す
る手段を具備することを特徴とする半導体装置が
得られる。

次に、図面を参照して詳細な説明を行なう。

第１図はCCDくし形フイルタの従来構成例で
ある。同図において、１は被処理信号が供給され
る入力端子、２，３は出力端子、４は第一の
CCD遅延線、５，６は、それぞれ第二、第三の
遅延線７，８は加算回路、９は反転増幅器であ
る。

１に供給された被処理信号は、第一、第二の遅
延線へ導かれると共に、９により位相反転されて
第三の遅延線へ導かれる。次に第一〜第三の遅延
線の出力信号は、第１図に例示した接続に従つて
加算器７，８により演算処理されて、２，３の出
力端子に処理信号が得られることになる。ビデオ
帯域では、４と５（あるいは６）の遅延線での遅
延時間の差は一水平走査周期（1Hと略記し、
NTSC方式では大略63.5μsecである）に等しくす
る必要がある。この結果、７，８での演算処理は
換言するならば、一水平走査周期間隔の二つの標
本点、即ち、画面上で上下方向の隣接する標本点
間の相関を求めることと等価になる。９の位相反
転作用のために、８の加算処理は、当該標本点間
での信号量の差を求めていることになる。

このため１へ入力される信号がNTSC方式カラ
ーテレビ信号である場合には、出力端子２，３に
はそれぞれ輝度信号、、色度信号が得られ、所謂、
色輝度分離が達成されたことになる。５，６の
CCD遅延線部は、７，８への二つの被加算信号
が同一種類の波形であることが好ましいために設
けられた１ないし２程度の素子数を有する同一構
成の遅延線部である。かかる構成においては、４
の素子数は、1Hに対応する素子数に当該５（あ
るいは６）の素子数が加算された素子数に等しく
設定されなければならない。７，８の加算回路は
当該回路の入出力間の利得、位相の周波数特性を
考慮すれば、電荷レベルでの加算回路を採用する
ことが好ましい。また、６の位相反転回路は、同
図ではあたかも電子回路で構成されているかのよ
うに示したがCCDの電圧→電荷量変換部に電位
平衝法入力法を採用してCCD個有の反転入力法
を用いても構わない。以上詳述した従来例は、
色・輝度分離回路に限定するならば、何ら不都合
はない。

しかし、後述する2H型の輪郭補正器への応用
を想定すると例示した従来例では構成不可能であ
る。

第２図は本発明の一実施例を示す図であり、基
本ブロツク構成が示されている。同図において第
１図と同一構成要素を示している。同図に示した
実施例では、７，８の加算回路出力が、それぞれ
１７，１８の出力増幅器を介して２，３の出力端
子に得られると同時に、４の遅延線出力増幅器１
９を介して１０の出力端子に得られることに特徴
がある。５と６の素子数については、互いに等し
いことが必要条件になるが、１〜２程度の素子数
（便宜上ｍとする）が好ましい。ｍの値について
は整数値である必要はない。一例として挙げるな
らば、CCDの駆動相数が２である場合にはｍ＝
1.5という数値を用いることも可能である。より
実際的にｍの設定法について述べるならば、
CCDのパターン設計が容易なように任意に選択
されて良い。４の素子数（便宜上Ｍとする）につ
いては、（Ｍ−ｍ）の値が1Hに対応すれば良い。
即ち、CCDの標本化周波数をfs、水平走査周波数
をf_Hとするならば、（Ｍ−ｍ）／fs＝１／f_Hが満足
されるように設定される。一例として挙げるなら
ば、fsとして14.4MHz（NTSC方式のサブキヤリ
ア周波数の４倍）の場合には、（Ｍ−ｍ）＝910と
なる。

次に、第一のCCD遅延線４の出力部近傍での
信号分割について説明する。７（あるいは８）の
加算回路へ二つの入力経路には同一エネルギの信
号を導かなければならないので、信号路２０，２
１，２２，２３の信号レベルは同一にする必要が
ある。

また、１７〜１９に示した出力増幅回路に同一
の回路を三つ用いるならば、２４の信号路には２
０〜２３の信号路での信号レベルの２倍のレベル
が必要となる。即ち、CCD４は出力部近傍にお
いて、２１，２３，２４の三つの信号路へ信号分
割する際に、それぞれの信号レベルの比が１：
１：２にする必要がある。さらに設計時のパター
ン設計の容易さ、特性の安定化を考慮すれば、４
のチヤネル幅は５および６のチヤネル幅の４倍に
設定し、特定の入力信号（入力端子１に供給され
る）レベルに対して転送電子量の比を前述した比
に対応する２：１：１に設定することが好まし
い。かかる方針に立つた場合の４〜６の構造の詳
細が第３図に概念的に示されている。同図では４
〜８の部分がチヤネルストツパー境界（一点錯線
２９にて表示）をもつて、より詳しく示されてい
る。勿論、現実のCCD素子の場合には、チヤネ
ルストツパー境界と共に酸化膜、転送電極群、電
荷注入用拡散層、転送手段等が含まれているが、
当該構成要素については、第３図からは省略化さ
れている。

当該要素の配置法、構成法等については、当該
分理の技術者には周知であるため省略されている
にすぎない。第３図において第２図と同一番号は
同一構成要素を示している。同図において４の入
力部分３０〜３３は、５の入力部３５および６の
入力部３６と同一寸法のチヤネル幅を有している
ため、端子１へ供給された共通の入力被処理信号
に対して、３０〜３３，３５，３６では、それぞ
れ等量の（但し、３６においては位相のみが反転
した）電荷量が注入される。３０〜３３で注入さ
れた電荷量は、３７にて示されている合流部にて
一体化される。当該合流部以降は、３０〜３３の
チヤネル幅の４倍のチヤネル幅（より正確な表現
を用いるならば、転送電荷量が前記注入電荷量の
総和以上であるようなチヤネル幅）から成る単一
の転送路を周知の方法により転送させられる。次
にチヤネル分割部３８，３９，４０により転送電
荷量は四等分されて、さらに、その一部は第二の
混合部４８により混合される。

かかる分割、混合により転送電荷量は、四つの
領域、４１，４２，４３では１：２：１の比でも
つて分割される。次に“２”の重みがつけられた
電荷量は図示されていない検出手段を介して電圧
に変換され、１９により増幅されて端子１０より
出力される。

当該出力信号は入力信号に対して素子数Ｍに相
当する遅延時間だけ遅らされた信号である。

また、“１”の重みがつけられた電荷量は、第
二の遅延線の３５で入力された電荷量と、４４に
示された混合部で電荷レベルによる加算が達成さ
れ、しかるのちに図示されていない検出手段を介
して電圧に変換され、１７により増幅されて、端
子２により出力される。同様に４３での電荷量は
第三の遅延線の３６で入力された電荷量（位相反
転されている）と、４５に示された混合部で電荷
レベルによる加算（実際は減算の効果になる）が
達成され、同様な方法により端子３より出力され
る。

第３図では、第２図に示した加算回路がチヤネ
ルの合流による信号の混合という手段により電荷
レベルで実現されていることに注意すべきであ
る。

なお、信号の混合手段については詳細にはふれ
ないが、単一転送電極下で混合する方法、出力検
出用の単一の浮遊拡散層に共通に信号を導くこと
による混合する方法等、当該分野の技術者に周知
の方法が任意に選択できる。また、第３図に示し
た構成例では、１：２：１の分割に３ケ所の分割
部と１カ所の混合部による場合を例示したが、そ
れ以外の方法も構成可能である。第４図には他の
方法が例示されている。即ち、同図ａにはチヤネ
ルを１：１に分割し、一方をさらに１：１に分割
する構成法、ｂにはチヤネルを一度に４分割しそ
の二つを混合する構成法である。これらの構成法
については他にも種々考えられるが、分割手段、
混合手段は設定時の選択の問題であつて、本発明
の本質とは無関係である。また、チヤネルから電
荷を検出する方法については図示していないが、
リセツトトランジスタ付きの付遊拡散層法等が広
く利用できることは明らかである。さらに、入力
部の構造についても明示していないが、ダイオー
ドカツトオフ法、浮遊拡散層法、電荷平衝法等が
広く利用できることも明らかである。チヤネルの
構成法等については、転送効率の面からは、埋め
込みチヤネル型が有利であるが、表面チヤネル型
も適用でき、駆動相数も単相、１１／２相、２相、多相の任意のものが選択できることも明らかであ
る。以上説明した実施例である第２図の基本ブロ
ツクを応用する例について以下に述べる。

第５図は、本発明の他の実施例であり、第２図
に示した基本ブロツクを三台用いたくし形フイル
タである。同図において５０〜５２は共に第２図
に示した基本ブロツクであり、５３〜５５は、共
に１に相当する入力端子、５５ａ，５６は共に２
に相当する出力端子、５７，５８は共に３に相当
する出力端子である。５３に供給される信号をｆ
（ｔ）、ブロツク５０あるいは５１，５２内の実効
的な遅延時間差に対応する演算子をZ^-1とすれば
端子５５ａへの信号は、ｆ（ｔ）（１＋Z^-1）で表
わされる。ブロツク５１では当該信号を入力信号
として処理されるので、５６への信号はｆ（ｔ）
（１＋Z^-1）²即ち、ｆ（ｔ）（１＋2Z^-1＋Z^-2）とな
る。ここで、５３への信号（ｆ（ｔ））、ｆ（ｔ）が
1H遅延された信号、ｆ（ｔ）が2H遅延された信
号を、それぞれ〔OH〕、〔1H〕〔2H〕と表現する
ならば、端子５６に得られる信号は、（〔1H〕＋
１／２｛〔OH〕＋〔2H〕｝）となる。

同様にして端子５８に得られる信号は、（〔1H〕
−１／２｛〔OH〕＋〔2H〕｝）となる。即ち、当該端子５６，５８には、2H型のくし形フイルタの出
力が得られることになる。第５図をNTSC方式カ
ラーテレビの信号処理回路へ応用するならば、５
６，５８からはそれぞれ輝度信号、色度信号が分
離して得られることになる。

第６図は、本発明の他の実施例であり、第５図
のくし形フイルタを、さらに拡大構成して用いて
いる。同図において第５図と同一番号は同一構成
要素である。同図はカラーテレビカメラ内に設置
される。2H型の輪郭補正器に実施した例である。
５８に得られた信号は、６０の低減フイルタによ
りDC〜2MHz程度に帯域制限することにより垂直
方向の輪郭信号（所謂V.Detail）となる。一方、
５６に得られた信号は時間軸の微分回路６１によ
り水平方向の輪郭信号（所謂H.Detail）となる。

当該微分回路の構成は本発明の主旨とは無関系
であり、ケーブル反射等を利用して構成される。

また、５９は、第２図の端子１０に相当する出
力端子であり、当該端子には前述した〔1H〕信
号が得られ、第６図の構成においては主信号（所
謂Through）になる。第６図に示した構成６２
は2H型の輪郭補正器であるので、６５を入力端
子、６６をThrough信号出力端子、６７，６８
を、それぞれV.Detail、H.Detail信号出力端子と
見なすことができる。第７図は第６図の輪郭補正
器をカラーカメラ内に応用した例であり、第６図
と同一構番号は。同一構成要素を示している。同
図において７１，７２，７３は、それぞれ赤、
緑、青信号を光電変換する撮像素子、７４，７
５，７６は当該素子からの信号を所望のレベルま
で増幅するアンプである。緑のビデオ信号は輪郭
補正器６２の入力６５へ供給され６７，６８か
ら、それぞれV.Detail、H.Detail信号が得られ
る。当該信号は７７〜８２で示された加算回路に
より、それぞれ所望の重みをつけて加算された
後、８３で示すプロセス回路、エンコーダ回路に
より所定の信号形成に変換されて８４の端子に出
力される。

第８図は、本発明の他の実施例を示す図であり
ドロツプアウト補正回路への応用を示す図であ
る。同図の９０は第２図に示した基本ブロツク図
であり９１，９２・９３，１００は、それぞれ第
２図の１，２，３，１０に対応した端子である。
前述した記号を用いるならば、端子９２，９３に
得られる記号は、それぞれ（〔OH〕＋〔1H〕）（−
〔OH〕＋〔1H〕）に対応しているので、減算回路
９４の出力には〔OH〕相当の信号が得られる。
また、端子１００に得られる信号は〔1H〕であ
る。このためドロツプアウト検出回路（図示せ
ず）からの制御信号によりスイツチ９５を制御す
れば、端子９６からはドロツプアウト補正された
正常な信号が得られることになる。なお、第８図
には示していないが、スイイツチ９５の切換えに
伴なう信号レベル変動は、レベル調整器（増幅器
と減衰器の組みあわせ）を端子１００とスイツチ
９５間に挿入することにより再生画面が最良とな
るように調整せられるべきである。第９図は、本
発明の、さらに他の実施例であり、第２図に示し
た基本ブロツクを三個用いて3Hの遅延線を構成
した例である。同図において１１０〜１１２は第
２図に示したブロツクを示し１１０ａ，１１１
ａ，１１２ａは、共に第２図の１に相当する入力
端子１１０ｂ，１１１ｂ，１１２ｂは共に第２図
の１０に相当する出力端子である。第９図の構成
から明らかなように、本発明によれば複数個の
CCDブロツクを縦続接続して、より長い遅延時
間を有する遅延線が構成できることになる。第９
図に示した実施例は三組の3H遅延線を並列に配
置し、順次入出力を切り換えながら、かつ、各
CCDの転送ブロツク周波数を可変することによ
り、タイムベースコレクタを構成できる特徴があ
る。また、第９図と類似の構成を用いることによ
り、テレビジヨン方式変換回路にも応用できる。

以上、本発明について詳細な説明を行つた。本
明細書の記載から明らかなように、本発明によれ
ば、各種のビデオ機器に応用することができる汎
用性を持つたくし形フイルタが実現できる。

【図面の簡単な説明】

第１図は、従来の構成例を説明する図で、１，
２，３は端子、４，５，６はCCD遅延線、７，
８は加算回路、９は反転回路である。第２図は本
発明の実施例を説明する図で、第１図と同一番号
は同一構成要素を示している。同図において、２
０，２１，２２，２３，２４は信号路、１７，１
８，１９は出力増幅器、１０は端子である。第３
図は第２図を部分的に説明するための図であり、
第２図と同一番号は同一構成要素を示している。
同図において３０〜３３，３５，３６は入力部、
３７，４８，４４，４５は混合部、３８，３９，
４０は分割部、２９はチヤネルストツパー境界で
ある。第４図は第３図に示した部分の他の構成法
を示しており、第３図と同一番号は同一構成要素
を示している。第５図は本発明の実施例を説明す
る図であり、５０〜５２は、第２図に示したブロ
ツクであり、５３〜５８，５５ａは端子である。
第６図は本発明の他の実施例を説明する図であ
り、第５図と同一番号は同一構成要素を示してい
る。同図において６１は微分回路、６０は低減フ
イルタ、５９，６５〜６８は端子である。第７図
は第６図を用いたカラーカメラ構成例であり、第
６図と同一番号は同一構成要素を示している。同
図において７１〜７３は撮像素子、７４〜７６は
アンプ、７７〜８２は加算回路、８３はプロセス
回路とエンコーダ回路、８４は、端子である。第
８図は本発明のさらに他の実施例を示す図であ
り、９０は第２図に示した基本ブロツク、９１，
９２，９３，９６，１００は端子、９４は減算回
路、９５はスイツチである。第９図は本発明の他
の実施例を示す図であり、１１０〜１１２は第２
図に示した基本ブロツク、１１０ａ〜１１２ａ、
１１０ｂ〜１１２ｂは端子である。

Claims

【特許請求の範囲】

１同一基板上に集積化された電荷転送素子で構
成された第一、第二、第三の遅延線と、該遅延線
群を駆動するための駆動手段と、該遅延線群の入
力部に被処理信号を供給する手段と、前記第三の
遅延線の入力部は、前記第一、第二の遅延線の入
力部と位相関係が反転する手段と、前記第一の遅
延線は出力部近傍において、一定の比率で信号を
三分割する手段と、該手段により分割された第二
の分割信号と前記第二の遅延線からの信号とを混
合する手段と、前記分割手段により分割された第
三の分割信号と前記第三の遅延線からの信号とを
混合する手段と、該手段により混合された信号を
検出する手段と前記分割手段により分割された第
一の分割信号を検出する手段を具備することを特
徴とする半導体装置。