JPS58219734A - 半導体装置の製造方法およびそれに用いる感光性材料 - Google Patents
半導体装置の製造方法およびそれに用いる感光性材料Info
- Publication number
- JPS58219734A JPS58219734A JP10186282A JP10186282A JPS58219734A JP S58219734 A JPS58219734 A JP S58219734A JP 10186282 A JP10186282 A JP 10186282A JP 10186282 A JP10186282 A JP 10186282A JP S58219734 A JPS58219734 A JP S58219734A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion
- pattern
- impurity diffusion
- metal
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体装量の製造方法に関するものである。
さらに詳しくは、半導体基板上へ極部的に不澗物を拡散
する方法に関する。
する方法に関する。
従来の半導体装置の製造におけるウェハープロセスでは
、第１図（ａ）に示すように、シリコン基板上に全面シ
リコン酸化膜２を形成し、その上部に感光性材料３（以
下、ホトレジストという）を塗布し、第１図（ｂ）のホ
トマスク４を乗せて露光、現像し、第１図（０）のホト
レジストパター−１５Ｔｈ４る。
、第１図（ａ）に示すように、シリコン基板上に全面シ
リコン酸化膜２を形成し、その上部に感光性材料３（以
下、ホトレジストという）を塗布し、第１図（ｂ）のホ
トマスク４を乗せて露光、現像し、第１図（０）のホト
レジストパター−１５Ｔｈ４る。
次に、前記フォトレジストパターン５をエツチングマス
クにして、シリコン酸化膜２を弗酸系のエツチング液で
部分的にエツチングした後、前記ホトレジストパターン
５を除去し、第１図（ｄ）の酸化膜パターン６を得る。
クにして、シリコン酸化膜２を弗酸系のエツチング液で
部分的にエツチングした後、前記ホトレジストパターン
５を除去し、第１図（ｄ）の酸化膜パターン６を得る。
さらに、酸化膜パターン６をマスクにして、拡散炉で不
純物拡散領域７を形成する方法が用いられている（第１
図（ｄ））。
純物拡散領域７を形成する方法が用いられている（第１
図（ｄ））。
しかしながら、従来の方法では、エツチングしたシリコ
ン酸化膜パターン６をマスクにして不純物拡散を行うた
め、拡散寸法はエツチングさｆ′Ｌ、ｆＣ。
ン酸化膜パターン６をマスクにして不純物拡散を行うた
め、拡散寸法はエツチングさｆ′Ｌ、ｆＣ。
シリコン酸化膜パターン６の寸法に大きく作用され、パ
ターン寸法が小さくなる程誤差が大きくなる。また、シ
リコン酸化膜のエツチングの際、異物によるピンホール
等が発生しゃすく、その結果として不要部が拡散さｎて
不良となる場合があったＯ 本発明は、上記の従来法の欠点に鑑み発明されたもので
あシ、半導体基板上へ直接不純物拡散の拡散源である金
属酸化物全パターン状に形成し、このパターン上の拡散
源を用いて所望の不純物拡散を行う方法、すなわち、従
来からのホトエツチング、拡散という工程を用いず、直
接半導体基板上へ任意の不純物拡散を行う方法を提供す
るものであり、！！た、そのとき用いる感光性材料を提
供するものである。
ターン寸法が小さくなる程誤差が大きくなる。また、シ
リコン酸化膜のエツチングの際、異物によるピンホール
等が発生しゃすく、その結果として不要部が拡散さｎて
不良となる場合があったＯ 本発明は、上記の従来法の欠点に鑑み発明されたもので
あシ、半導体基板上へ直接不純物拡散の拡散源である金
属酸化物全パターン状に形成し、このパターン上の拡散
源を用いて所望の不純物拡散を行う方法、すなわち、従
来からのホトエツチング、拡散という工程を用いず、直
接半導体基板上へ任意の不純物拡散を行う方法を提供す
るものであり、！！た、そのとき用いる感光性材料を提
供するものである。
以下、本発明の実施例の詳細を第２図ヶ用いて説明する
。
。
はじめに、第２図（＆）に示すように、半導体シリコン
基板１１上へ、拡散源となる金属あるいは金属酸化物（
例えば、Ａｌ、Ｂ、Ｐ、Ａｓ、Ａｌ２Ｏ５゜Ｂ２Ｏ５、
Ｐ２Ｏ５、人５２０５・・・・・・）を混入した有機感
光性材料１２〔例えば、従来よシ用いられているホトレ
ジス） （ＡＺ−１３５０Ｊ、ＫＰＲ，ＫＭＲ７４７・
・・・・・で良い）〕ヲ塗布し、ホトマスク１３を用い
て露光（第２図ｂ）Ｌ、現像を行なって半ホトレジスト
パターン１２′ヲ形成する（第２図Ｃ）。
基板１１上へ、拡散源となる金属あるいは金属酸化物（
例えば、Ａｌ、Ｂ、Ｐ、Ａｓ、Ａｌ２Ｏ５゜Ｂ２Ｏ５、
Ｐ２Ｏ５、人５２０５・・・・・・）を混入した有機感
光性材料１２〔例えば、従来よシ用いられているホトレ
ジス） （ＡＺ−１３５０Ｊ、ＫＰＲ，ＫＭＲ７４７・
・・・・・で良い）〕ヲ塗布し、ホトマスク１３を用い
て露光（第２図ｂ）Ｌ、現像を行なって半ホトレジスト
パターン１２′ヲ形成する（第２図Ｃ）。
その後、酸素雰囲気中で、前記ホトレジストを酸化して
、拡散源となる金属酸イ°ヒ物にパターン１４を残す（
第２図ｄ）。なお、このとき、混入したものが金属であ
っても金属酸化物のパターン１４として基板上に残る。
、拡散源となる金属酸イ°ヒ物にパターン１４を残す（
第２図ｄ）。なお、このとき、混入したものが金属であ
っても金属酸化物のパターン１４として基板上に残る。
最後に、全面にパッシベーション膜となるような絶縁膜
１５を形成した後、熱処理で加熱して、パターン１４か
ら不純物の拡散を行って拡散領域１６を形成する（第２
図ｅ）。
１５を形成した後、熱処理で加熱して、パターン１４か
ら不純物の拡散を行って拡散領域１６を形成する（第２
図ｅ）。
このトキ、パッシベーション膜１５があれば、他の部分
への拡散を完全に防止できるが、無くても拡散を行うこ
とができる。このように、ホトレジストパターンよりの
不純物拡散により選択的に不純物を拡散することができ
、微細寸法の拡散領域を形成することが可能となる。
への拡散を完全に防止できるが、無くても拡散を行うこ
とができる。このように、ホトレジストパターンよりの
不純物拡散により選択的に不純物を拡散することができ
、微細寸法の拡散領域を形成することが可能となる。
次に、本発明を用いたＭＯＳ）ランジスタを形成する方
法を説明する。たとえばｎチャ／ネルＭＯＳ）ランジス
タを製造する場合には、Ｐ型Ｓｉ基板２１上へＰ２Ｏ５
ｅ２〜３重量パーセント含有するＫＭＲ（コダック社レ
ジスト商品名）全塗布し、露光現像後、酸素雰囲気中で
数百度に加熱してＫＭＲＩ酸化除去すると、第２図ｄの
１４すなわちＰ２Ｏ５のパターンが部分的に残る。次に
パッシベーション膜として、ＣＶＤ法により基板全面に
５ｉＯｚ ２２ （第３図ＩＬＫ示す）ｔ＝１ μｍ程
度形成した後、１０００〜１２００℃程度で加熱してＰ
？：Ｓｉ中へ拡散してソース、ドレイン拡散領域１６を
形成する。その後、第３図ａに示すように、ｇ２６’（
（形成し、 Ａｌ金属配線よりなるソース。
法を説明する。たとえばｎチャ／ネルＭＯＳ）ランジス
タを製造する場合には、Ｐ型Ｓｉ基板２１上へＰ２Ｏ５
ｅ２〜３重量パーセント含有するＫＭＲ（コダック社レ
ジスト商品名）全塗布し、露光現像後、酸素雰囲気中で
数百度に加熱してＫＭＲＩ酸化除去すると、第２図ｄの
１４すなわちＰ２Ｏ５のパターンが部分的に残る。次に
パッシベーション膜として、ＣＶＤ法により基板全面に
５ｉＯｚ ２２ （第３図ＩＬＫ示す）ｔ＝１ μｍ程
度形成した後、１０００〜１２００℃程度で加熱してＰ
？：Ｓｉ中へ拡散してソース、ドレイン拡散領域１６を
形成する。その後、第３図ａに示すように、ｇ２６’（
（形成し、 Ａｌ金属配線よりなるソース。
ゲート、ドレイン電極２了、２８．２９を形成してＡ１
ゲートｎチャンネルＭＯＳ ）ランジスタが製造できる
。
ゲートｎチャンネルＭＯＳ ）ランジスタが製造できる
。
なお、この例では、一部のパッシベーション用Ｇ ”Ｉ
Ｄ ＳｉＯ２及び拡散源であるＰ２Ｏ５’ｆｚ除去し
た例を示したが、単に拡散を目的とする場合には残存さ
せておいても良いことは明らかである。
Ｄ ＳｉＯ２及び拡散源であるＰ２Ｏ５’ｆｚ除去し
た例を示したが、単に拡散を目的とする場合には残存さ
せておいても良いことは明らかである。
第３図の方法によ扛ば、拡散寸法は、感光性材料のパタ
ーン精度にのみ影響されるので、非常に高精度の拡散を
極部的に行うことができる。またゲート酸化膜形成部の
酸化は一度しか行なわれないのでＳｉ基板表面の不純物
濃度の変化が少なく、しきい値電圧の安定したＭＯＳト
ランジスタを製造することができる。
ーン精度にのみ影響されるので、非常に高精度の拡散を
極部的に行うことができる。またゲート酸化膜形成部の
酸化は一度しか行なわれないのでＳｉ基板表面の不純物
濃度の変化が少なく、しきい値電圧の安定したＭＯＳト
ランジスタを製造することができる。
また、本実施例では、ＫＭＲ（コダノク社商品名）レジ
ストにＰ２Ｏ５を混入した例を示したが、感光性有機物
であればどのようなものでも良いことは明らかである。
ストにＰ２Ｏ５を混入した例を示したが、感光性有機物
であればどのようなものでも良いことは明らかである。
さらに、感光性材料としては、電子線レジスト（たとえ
ばＰＭＭＡ等）やＸ線レジスト （たとえばポリブタジ
ェン等）を用いても、パターン形成後は同じ方法が用い
られることも明らかである。
ばＰＭＭＡ等）やＸ線レジスト （たとえばポリブタジ
ェン等）を用いても、パターン形成後は同じ方法が用い
られることも明らかである。
以上のように、本発明は微細な拡散領域の容易な形成に
大きく寄与するものである。
大きく寄与するものである。
第１図（ａ）〜（ｄ）は従来の拡散工程を説明するため
の工程断面図、第２図（ａ）〜（ｅ）は本発明の拡散方
法の一実施例の工程断面図、第３図（ａ）、 （ｂ）は
本発明の方法を用いたＮチャンホルムｌゲートＭＯＳト
ランジスタの製造工程断面図である。 １１．２１・・・・・・シリコン基板、１２・・・・・
・ホトレジストパターン、１４・・・・・・金属酸化物
パターン、１６・・・・・・拡散領域。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第３図 手続補正書 昭和５８年４ 月−Ｌｔ日 特許庁長官殿 １事件の表示 昭和６７年特許願第１０１８６２号 ２発明の名称 半導体装置の製造方法およびそれに用いる感光性材料３
補正をする者 事件との関係 特 許 出 願
大佐 所 大阪府門真市大字門真１００６番地名
称 （５８２）松下電器産業株式会社代表者
山 下 俊 彦 ４代理人 〒５７１ 住 所 大阪府門真市太字門真１００６番地松下電器
産業株式会社内 ６、補正の内容 １ 明細書の特許請求の範囲を別紙のとおり補正します
。 ２ 明細書第３頁全部を次の通り補正［７ます０［とじ
て不要部が拡散されて不良となる場合があった。 本発明は、上記の従来法の欠点に鑑み発明されたもので
あり、半導体基板上へ直接不純物拡散源である物質を含
む感光性薄膜をパターン状に形成し、このパターン中の
拡散源を用いて所望の不純物拡散を行う方法、すなわち
、従来からのホトエツチング、拡散という工程を用いず
、直接半導体基板上へ任意の不純物拡散を行う方法を提
供するものであシ、また、そのとき用いる感光性材料を
提供するものである。 以下、本発明の実施例の詳細を第２図を用いて説明する
。 はじめに、第２図ａに示すように、半導体シリコン基板
１１上へ、拡散源となる基板１１と反対導電形の不純物
を含む物質たとえば金属。 無機物、金属酸化物あるいは無機酸化物（ＡＩ。 Ｂ 、Ｐ 、Ａｓ、Ａｌ２Ｏ３，Ｂ２Ｏ３，Ｐ２Ｏ５，
Ａｓ２０６・・・・・・）を混入した有機感光性材料１
２〔例えば、従来より用いられているホト”し°シスト
（ＡＺ、−１３ｓｏＪ 、 ＫＰＲ、ＫＭＲ７４−ｒ−
−−−−−で良い）〕を塗布し、ホトマスク１３」 ２、特許請求の範囲 （１）半導体基板上へこの基板と反対導電形の不純物を
混入した感光性膜を塗布する工程と、前記感光性膜を現
像して所定のパターンを形成する工程と、前記パターン
として残った部分の感光性膜を酸素雰囲気中で酸化する
工程と、前記感光性膜中の不純物を前記半導体基板中へ
拡散させる工程を含むことを特徴とした半導体装置の製
造方法。 ことを特徴とした感光性材料０
の工程断面図、第２図（ａ）〜（ｅ）は本発明の拡散方
法の一実施例の工程断面図、第３図（ａ）、 （ｂ）は
本発明の方法を用いたＮチャンホルムｌゲートＭＯＳト
ランジスタの製造工程断面図である。 １１．２１・・・・・・シリコン基板、１２・・・・・
・ホトレジストパターン、１４・・・・・・金属酸化物
パターン、１６・・・・・・拡散領域。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第３図 手続補正書 昭和５８年４ 月−Ｌｔ日 特許庁長官殿 １事件の表示 昭和６７年特許願第１０１８６２号 ２発明の名称 半導体装置の製造方法およびそれに用いる感光性材料３
補正をする者 事件との関係 特 許 出 願
大佐 所 大阪府門真市大字門真１００６番地名
称 （５８２）松下電器産業株式会社代表者
山 下 俊 彦 ４代理人 〒５７１ 住 所 大阪府門真市太字門真１００６番地松下電器
産業株式会社内 ６、補正の内容 １ 明細書の特許請求の範囲を別紙のとおり補正します
。 ２ 明細書第３頁全部を次の通り補正［７ます０［とじ
て不要部が拡散されて不良となる場合があった。 本発明は、上記の従来法の欠点に鑑み発明されたもので
あり、半導体基板上へ直接不純物拡散源である物質を含
む感光性薄膜をパターン状に形成し、このパターン中の
拡散源を用いて所望の不純物拡散を行う方法、すなわち
、従来からのホトエツチング、拡散という工程を用いず
、直接半導体基板上へ任意の不純物拡散を行う方法を提
供するものであシ、また、そのとき用いる感光性材料を
提供するものである。 以下、本発明の実施例の詳細を第２図を用いて説明する
。 はじめに、第２図ａに示すように、半導体シリコン基板
１１上へ、拡散源となる基板１１と反対導電形の不純物
を含む物質たとえば金属。 無機物、金属酸化物あるいは無機酸化物（ＡＩ。 Ｂ 、Ｐ 、Ａｓ、Ａｌ２Ｏ３，Ｂ２Ｏ３，Ｐ２Ｏ５，
Ａｓ２０６・・・・・・）を混入した有機感光性材料１
２〔例えば、従来より用いられているホト”し°シスト
（ＡＺ、−１３ｓｏＪ 、 ＫＰＲ、ＫＭＲ７４−ｒ−
−−−−−で良い）〕を塗布し、ホトマスク１３」 ２、特許請求の範囲 （１）半導体基板上へこの基板と反対導電形の不純物を
混入した感光性膜を塗布する工程と、前記感光性膜を現
像して所定のパターンを形成する工程と、前記パターン
として残った部分の感光性膜を酸素雰囲気中で酸化する
工程と、前記感光性膜中の不純物を前記半導体基板中へ
拡散させる工程を含むことを特徴とした半導体装置の製
造方法。 ことを特徴とした感光性材料０
Claims (2)
- （１）半導体基板上へ金属酸化物あるいは金属の微粉末
を混入した感光性膜を塗布する工程と、前記感光性膜を
現像して所定のパターンを形成する工程と、前記パター
ンとして残った部分の感光性膜を酸素雰囲気中で酸化す
る工程と、前記金属酸化物あるいは金属を不純物として
前記半導体基板中へ拡散させる工程を含むこと全特徴と
した半導体装置の製造７方法。 - （２）金属酸化物あるいは金属の微粉末よりなる不純物
拡散源を含有することを特徴とした感光性材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10186282A JPS58219734A (ja) | 1982-06-14 | 1982-06-14 | 半導体装置の製造方法およびそれに用いる感光性材料 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10186282A JPS58219734A (ja) | 1982-06-14 | 1982-06-14 | 半導体装置の製造方法およびそれに用いる感光性材料 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58219734A true JPS58219734A (ja) | 1983-12-21 |
Family
ID=14311810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10186282A Pending JPS58219734A (ja) | 1982-06-14 | 1982-06-14 | 半導体装置の製造方法およびそれに用いる感光性材料 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58219734A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4934019A (ja) * | 1972-07-31 | 1974-03-29 | ||
| JPS5062437A (ja) * | 1973-10-01 | 1975-05-28 |
-
1982
- 1982-06-14 JP JP10186282A patent/JPS58219734A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4934019A (ja) * | 1972-07-31 | 1974-03-29 | ||
| JPS5062437A (ja) * | 1973-10-01 | 1975-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3255005A (en) | Masking process for semiconductor elements | |
| JPH02219253A (ja) | 半導体集積回路装置の製造方法 | |
| JPH1197328A (ja) | レジストパターンの形成方法 | |
| JPS58219734A (ja) | 半導体装置の製造方法およびそれに用いる感光性材料 | |
| JPH02298074A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JPS6142914A (ja) | 半導体装置の製造方法 | |
| JPH118172A (ja) | 半導体装置の製造方法 | |
| JPH07130751A (ja) | アルミ系金属膜のパターニング方法 | |
| JP2600434B2 (ja) | レジスト膜欠陥の検出方法 | |
| JPH0846026A (ja) | 素子分離領域を有する半導体装置の製造方法 | |
| JPS58161344A (ja) | 半導体装置の製造方法 | |
| JPH01137634A (ja) | 半導体装置の製造方法 | |
| JPH07161820A (ja) | 半導体装置の製造方法 | |
| JPS58169971A (ja) | 半導体装置およびその製造方法 | |
| JPH06260483A (ja) | 微細配線の形成方法及び微細トランジスタの製法 | |
| JPS63237411A (ja) | 半導体装置の製造方法 | |
| JPH01135016A (ja) | 半導体装置の製造方法 | |
| JPH05315624A (ja) | 半導体不揮発性記憶素子の製造方法 | |
| JPS5978575A (ja) | Ｍｏｓ半導体装置の製造方法 | |
| JPH08181081A (ja) | 半導体装置の製造方法 | |
| JPH10301294A (ja) | レジストパターンの作成方法および半導体集積回路装置の製造方法 | |
| JPH02165677A (ja) | Ｍｏｓ型半導体集積回路装置の製造方法 | |
| JPS59152637A (ja) | 半導体装置の製造方法 | |
| JPS6151913A (ja) | 半導体装置の製造方法 | |
| KR950021550A (ko) | 마스크롬 제조방법 |