JPS58208906A - タイムベ−スコレクタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は例えばビデオテープレコーダやオーディオテ
ープレコーダの再生信号のように時間軸誤差を有する信
号中のその時間軸誤差を除去するためのタイムペースコ
レクタに関する〇この種のタイムペースコレクタの構成
としては、一般には時間軸誤差を有する入力信号を、こ
の入力信号と同じ時間軸誤差を有する書き込みクロック
によってメモリに書き込み、この書き込んだ入力信号を
時間軸誤差を有しない基準の読み出しクロックによって
読み出すことによって時間軸誤差を除去するようなもの
となっている。ところで、この場合にメモリに書き込ま
れた信号を即座に読み出そうとすると、即ち書き込みア
ドレスと読み出しアドレスの初期値を同じにする”と、
時間軸誤差のため書き込みよりも読み出しが早くなって
しまい、その結果読み出された信号として元の信号と全
く違った信号となってしまうようなことになる。一般に
このようになることをメモリのオーバーフローと呼んで
いる。従来、メモリがこのようにオーバーフローしない
ように、通常は書き込みアドレスに対して読み出しアド
レスを時間軸誤差分を見込んだ分だけ遅らすようにして
いる。この読み出しアドレスと書き込みアドレスのずれ
量、つまり差はあまり大きいとメモリーの容量がその分
だけ大きくなることから、なるぺ〈最大時間軸誤差を見
込んでメモリの容量があまりにも大きくならないような
適当な値に選定されるものである。

しかしながら、このように時間軸誤差の最大値を見込ん
で読み出しアドレスと書き込みアドレスのずれ量を見込
んだとしても、再生信号中に大きなドロップアウトがあ
ったり、また、例えば外部から回転系に力が加わって、
サーボが狂ってしまったりするときは、再生信号が得ら
れなくなり、これが時間軸誤差とされてしまうので、や
はりメモ１ノがオーバーフローしてしまうことがおる０
すなわち、入力ドロップアウトあるいはサーボ系のばら
つきはそのまま時間軸誤差として検出され、それがメモ
リの書き込みアドレスと読み出しアドレスの差よりも大
きくなればメモリはオーバーフローしてしまうのである
。

従来は、このようなドロップアウト等のオーバーフロー
を考慮してメモリがオーバーフローになる以前にテープ
レコーダ自体に負帰還をかけてメモリがオーバーフロー
しないようにしている。

この発明は以上の点に鑑み、テープレコーダに負帰５還
をかけるようなことをしないでタイムベースコレクタだ
けでメモリのオーバーフローを防止することができるよ
うにしたものを提案しようとするものである〇 以下、この発明の幾つかの実施例を図を参照しながら説
明しよう〇 第１図において、（１）はテープレコーダ等の再生信号
のように時間軸誤差を有する入力信号ＳＡが供給される
入力端子であって、この入力端子（１）を通じた信号８
ＡＦｉＡ／Ｄコンバータ（２）Ｋ供給されると共に書き
込みクロック発生器（４）Ｋ供給される。

書き込みクロック発生器（４）では入力信号の最高周波
数の２倍以上の周波数であって、かつ、入力信号と同じ
時間軸誤差を有する書き込みクロックＷｅ　ｋが得られ
る。この書き込みクロックＷｃｋはＡ／Ｄコンバータ（
２）に供給されて、入力信号ＳＡがサンプリングされて
デジタル信号ＤＡに変換される。このデジタル信号ＤＡ
はメモリ（３）に供給される。−万、書き込みクロック
Ｗｃｋは書き込みアドレスカウンタ（５）に供給されて
メモリ（３）に書き込むデジタル信号ＤＡの書き込みア
ドレスが設定され、上記デジタル信号ＤＡがメモリ（３
）の所定のアドレス〈順次記憶される。

入力信号ＳＡは、また読み出しクロック発生器（６）に
供給され、これよりは入力信号周波数には同期するが入
力信号の位相つまり時間軸誤差成分には応答しないよう
にされた読み出しクロックＲｃｋが得られる。この例で
はこの読み出しクロック周波数は書き込みクロック周波
数と同じとされる。

この読み出しクロックＲｃｋは読み出しアドレスカウン
タ（７）に供給され、この読み出しアドレスカウンタ（
７）からの読み出しアドレス情報によってメモリ（３）
に書き込まれていた情報が順次読み出され、その読み出
されたデジタル信号がＤ／Ａコンバー゛夕（８）に供給
される。このＤ／Ａコンバータ（８）には読み出しクロ
ックＲｃｋが供給され、その読み出されたデジタル信号
が元のアナログ信号に戻され、出力端子＋９）　Ｋ導出
される。この場合、書き込みアドレスに対して読み出し
アドレスはそのスタート値が第２図に示すようにずれる
ようにされており、そのずれ量は前述したように入力信
号中の時間軸誤差の最大を見込むようにされている。第
２図では例えば書き込みアドレスが［０００・・・・・
・・・・Ｏ〕から始まる場合に読み出しアドレスは［１
００−・・・・・・・・０〕から始まるように、即ち読
み出しアドレスはメモリ（３）の全容量の中央のアドレ
ス値から始まるように設定される０りまり読み出しがそ
の分だけ遅れることになるわけである。

そして、この発明においてはドロップアウト等によるオ
ーバーフローを除去するため次のように考慮する。即ち
書き込みアドレスカウンタ（５）からの書き込みアドレ
ス情報と読み出しアドレスカウンタ（７）からの読み出
しアドレス情報が減算器（１０）に供給される。この減
算器（ＩＯＩにおいては両アドレス情報（デジタル信号
）の差が取られ、その差に応じたアナログ電圧が出力と
して得られる０そして、この減算器ααの出力ＳＢは比
較器αυ及びいの一方の入力端に供給される。比較器α
１）及びα２の他方の入力端にはそねそれ比較用基準電
圧Ｅ１及びＥ２が供給されている。そして、この場合、
例えばＥｌ〉Ｅ２となるようにされている〇 これら比較器０１１及び０２の出力はコントロール信号
発生器α３）１（供給され、このコントロール信号発生
器α譜の出力によって書き込みクロック発生器（４）及
び読み出しクロック発生器（６）の出力クロック周波数
が制御される。即ち減算器００）によって書き込みアド
レスと読み出しアドレスの差が所定の値より小さくなっ
たとき、つまり、メモリ（３）がオー、パーフローする
おそれが生じたとき、書き込みクロック周波数と読み出
しクロック周波数を同時に下げて、実質的に、メモＩＪ
　ｆ３１の容量が見かけ上増えたようにするのである。

この例ではこの所定のアドレス差として２段階に分けら
れ、減算器（１０１の出力であるアドレスの差に応じた
アナログ電圧ＳＢが電圧Ｅ１とＥ２の間の値のときには
、書き込みクロック周波数と読み出しクロック周波数は
元の固！皮数よりも若干低い周波数１でされ、さらに電
圧ＳＢが電圧Ｅ２よすも低くなったときは書き込みクロ
ック周波数及び読み出しクロック周波数はさらに低い周
波数となるように制御される。

この書き込みクロック発生器１′４）及び読み出しクロ
ック発生器（６）の具体例を第３図及び第４図に示し、
以上の回路動作をζらに詳しど説明する。

即ち第３図は書き込みクロック発生器（４）の具体例の
一例を、第４図は読み出！７クロツク発生器（６）の具
体例の一例を、それぞれ示している。

書き込みクロック発生器（４）及び読み出しクロック発
生器（６）はそれぞれ可変周波数発振器（４９及び（６
９を有している。そして、入力端子（４１及び［Ｆ］Ｉ
Ｉを通じた再生信号はゲート回路（４２及び（（２）を
通じて位相比較４哨）及び（（資）に供給される。ゲー
ト回路（＠及び１謡は入力信号の時間軸誤差成分を有す
る信号として代表的なものをゲートするためのもので、
この時間軸誤差を有する信号として取り出される信号と
しては例えば再生信号がビデオ信号の場合にはカラーバ
ースト信号が用いられる。また、例えばＰＣＭオーディ
オ信号の場合にはブロック同期信号が用いられる。位相
比較器關及び關の他方の入力端子には可変周波数発振器
（個及び澱の出力信号が、これらゲート回路嘔及び（＠
を通じた信号と等しい周波数に分局されて供給される。

そしてその比較出力がローパスフィルタ（個及び（財）
を通じて可変周波数発振器（４９及び特に供給されその
発振周波数が制御され、その発信出力が分局器（４（２
）及び（（至）を通じて出力端（４０）及び印）に導出
される。この場合、ローパスフィルタ（４４１の時定数
τ１は比較的小さくされ、入力信号周波数に可変周波数
発振器＋ａの出力周波数が同期すると共に入力信号の位
相にもこの可変周波数発振器る）の出力が同期するよう
にされる。

つ優り可変周波数発振器（ａの出力は入力信号の周波数
及び位相にロックしたものであって、入力信号の時間軸
誤差成分を有している。−万、ローパスフィルター＋６
１ｊ比較的その時定数τ２は犬きく、このため可変周波
数発根器伍の出力信号は入力信号周波数のみに同期しそ
の位相には同期しないようにされている。つまり可変周
波数発根器田の出力信号は入力信号の周波数にはロック
しても入力信号の時間軸誤差は有しない信号である。

そして、この発明においては可変周波数発振器η５）及
び伍の発振周波数を前述のようにコントロール信号発生
器αＪからの信号によって、書き込みアドレスと読み出
しアドレスが所定の差以下になった時、下げるように制
御する。即ちこの例においては、可変周波数発根器（社
）及び睡の発振出力を分き込みクロック発生器（４）の
これら分周器（４６Ａ）　（４６Ｂ）（４６Ｃ）の出力
信号がスイッチ回路（４ηにおいて端子嘔を通じたコン
トロール信号発生器α説からの信号によって選択的に取
り出されて位相比較器（４３）Ｋ供給される。また読み
出しクロック発生器（６）の分局器（６６Ａ）　（６６
Ｂ）　（６６Ｃ）の出力信号がスイッチ回路−において
端子樋を通じたコントロール信号発生器αＪからの信号
によって選択的に取り出され、位相比較器（ａｌＩｌに
供給される。

書き込みアドレス情報と読み出しアドレス情報の差が所
定値以上であるときは、それぞれ分周器ｑ　（４６Ａ）
及び（６６Ａ）が選ばれ、ゲート回路嘔からの時間軸誤
差を有する４Ｕ号（周波数１人）と可変周波数発振蓋止
及び費の出力が１に分周された信号とが比較され、その
比較出力によって可変周波数発振器＋４５１及び（へ）
の出力信号の周波数は、分周比１に応じた所定の周波数
ｎｆＡとなるように制御される。

ドロップアウト等により時間軸誤差が見かけ上大きくな
ると、書き込みクロック発生器（４）はそのローパスフ
ィルタ（個の時定数が小さいから速やかにこれに追従し
て書き込みクロックＷＣＫの周期がその部分で長くなる
。−万、読み出しクロック発生器ｆ６１　Ｆｉそのロー
パスフィルタ１６４１の時定数が大きいから殆んど読み
出しクロック周波数は変わらない。したがって、読み出
しアドレス値が、書き込みアドレス値に近づき、減算器
“（１０１の出力８Ｂは低くなる。

このとき、出力８Ｂの電圧値が電圧Ｅｌよりは小さく、
Ｅ２より大きいときは、比較器１１）の出力はローレベ
ル、比較器■の出力はノ・イレベルとなり、コントロー
ル信号発生器（至）からのコントロール信号によってス
イッチ回路（悄及び啼は、図の真中の端子に接続され、
分周比が古の分局器（４６Ｂ）及び（６６Ｂ）が選択さ
れる状態となる。したがって可変周波数発振器（４９及
び−の出力発振周波数はｎｆＡよりも低い（ｎ−１）ｆ
ＡＫ下げられる。

アドレス差がかなり小さく、減算器ααの出力８Ｂの電
圧値が電圧Ｅ２より低くなると、このときは、比較器圓
及び（社）の出力がともにローレベルとなり、コントロ
ール信号発生器α３からのコントロール信号によって、
書き込みクロック発生器（４）のスイッチ回路（ａ及び
読み出しクロック発生器（６）のスイッチ回路−は、図
の一番下の端子に切り換えられて、分局比ｅ省の分周器
（４６Ｃ）及び（６６Ｃ）を選択する状態となる。した
がって、可変周波数発振器卿及び（ｌ１１５１の出力発
振周波数はさらに低い（ｎ−２）ｆＡとされる。

以上のように、クロック周波数が下げられれば、書き込
与アドレス及び読み出しアドレスが変わる速度が遅くな
り、それだけ、両アドレス差が縮まる時間が長くなる。

したがって、見かけ上、メモリーの容量が増加したのと
等価であり、メモリ（３）のオーバーフローは防止され
る。この場合に、上述の例のように、アドレス距雛に応
じて−クロック周波数を下げる度合を変えてやれば、タ
イムベースコレクタの本来の精度がそれ程、損われるこ
ともない。もつとも、両クロック周波数は、これを下げ
ても入力信号の最高周波数の２倍以上の周波数としてお
かなければならない。

以上の例はメモリとしてＲＡＭ（ランダムアクセスメモ
リ）等を使用する場合の例であるが、メモリとしてシフ
トレジスタを使用することもできる。

第５図はその場合の例で、メモリ（２）としてシフトレ
ジスタが用いられる。そして、この場合のメモリ（２）
の構成の一例として第６図に示すようなものが用いられ
る。すなわち、メモリ（２）として容量の同じ３個のシ
フトレジスタ（２２１）　（２２２）　（２２３）が設
けられる。

入力端子（ハ）を通じたデジタル信号（例えばＰＣＭオ
ーディオ信号）は、１個のシフトレジスタの容量分ずつ
、順次スイッチ回路（２２４）によって切り換えられて
各シフトレジスタ（２２１）　（２２２）　（２２３）
に供給される。書き込みクロックは、書き込みクロック
発生器−において形成され、第３図のような機成（よ、
り入力端子（財）を通じた入力デジタルイを最中からゲ
ートされた信号の周波数及び位相に同期するようにされ
ている。そして、この書き込みクロックは端子（２２９
）を通じてスイッチ回路（２２６）　（２２７）（２２
８）により、３個のシフトレジスタ（２２１）　（２２
２）（２２３）に、その容量分の期間ずつ順次供給され
るようにされる。つまり、書き込みクロックは、同じ時
点で複数のシフトレジスタに供給されることはなく、常
にいずれか１つのシフトレジスタにのみ供給される。そ
して、スイッチ回路（２２４）とスイッチ回路（２２６
）　（２２７）　（２２８）の切換が連動されることに
より、各シフトレジスタ（２２１）　（２２２）　（２
２３）九、その容量分ずつ入力デジタル信号が順次書き
込まれるものである。

一方、読み出しクロック発生器（ハ）は、第４図のよう
な構成とされ、これより入力デジタル信号中からゲート
された信号の周波数にのみロックし、入力デジタル信号
の時間軸誤差は含まない読み出しクロックが得られる。

この読み出しクロックは端子（２２０）を通じて、スイ
ッチ回路（２２６）　（２２７）（２２８）九よって、
３個のシフトレジスタ（２２１）〜（２２３）のうち書
き込み状態になく、かつ、その前に書き込みが完了され
たシフトレジスタに供給されるようにされ、これらスイ
ッチ回路（２２６）　（２２７）　（２２８）の切換に
連動して読み出しクロックが供給されるシフトレジスタ
を選択するように切！ｌｌ換えられるスイッチ回路（２
２５）を通じて出力端子に、読み出し出力が取り出され
る。この場合、第６図にも示したように、書き込みはシ
フトレジスタの始めのレジスタ位置から行なうようにす
るとともに読み出しは、各シフトレジスタの中央のレジ
スタ位置から始めるようにされる。

この例の場合に、各シフトレジスタがオーバーフローし
ないようにするには次のよってされている。すなわち、
誓き込みクロック信号が書き込みアドレスカウンタ輸に
供給される。また、読み出しクロック４ｇ号が読み出し
アドレスカウンタ（イ）に供給される。カウンタ（ハ）
はシフトレジスタの書き込み初期位相に相当するカウン
ト値からカウント　　　゛を開始し、カウンタ（ホ）は
、各レフトレジスタの読み出し初期位相に相当する前記
書き込み初期位相に相当するカウント値とは所定値異な
るカウント値からカウントを開始する。これらカウンタ
＠翰のカウント情報は減算器＠に供給され、その差に応
じた電圧Ｅｓが比較器−に供給されて、比較用基準電圧
Ｅｏと比較され、電圧Ｅｓが電圧Ｅｏより小さくなった
とき、つまり書き込みと読み出しのアドレス距離が所定
値より小さくなったとき、比較器＠の出力により前述例
と同様にして書き込みクロック及び読み出しクロックの
周波数が下げられ、前述と同様の理由によって、シフト
レジスタがオーバーフローしてしまうのが防止される。

以上の例で、シフトンジスタｌ性３個投けたが、こｐ、
　（−ｉ入力信号（（時間＠誤差があるので、２個のシ
フトレジスタを交互に切り・負えて入力デジタル信号の
書き込み及び読み出しをすることは不可能であ〜るから
である。

以上のようにして、この発明′Ｃよれば、書き込みと鯖
み出しのアドレス距離を監視し、このアドレス距離が所
定値以下となったとき、書き込み及びＱＡ出しのクロッ
クを下げるようにすることによりメモリがオーバーフロ
ーするのを回避することができる。しかも、クロック周
波数を下げても入力信号の最高周波数の２倍以上ＩＣな
るようにしておけば、タイムペースコレクタとしての効
果は殆んど保つことができるという利点づ：ある。

なお、以上の例では、書き込みクロック周波数と読み出
しクロック周波数とを等しくした場合であるが、タイム
ベースコレクションと同時に時間幅圧縮あるいに時間軸
伸長をすることを考慮するときは、有き込みクロック周
波数と読み出しクロック周波数との比を変えずに画周波
数を変化づせるようにすｆｉＩ−ｆよい。

【図面の簡単な説明】

第１図１はこの発明の一例のブロック図、第２はＩはそ
の要部の一例を説明するための図、第３Ｎ及び第４図は
その要部の一例の嘴成金示すブロック図、第５図はこの
発明の他の例のブロック図、第６図はその要部の一例の
ブロック図である。 代　　理　　人　　　伊　　藤　　　　　ｉパつ同　　
　　　　松　　隈　　秀　　盛 １１１１１ 第２ＷＪ 第３図 第４図

Claims (1)

【特許請求の範囲】
1. 時間軸誤差を有する入力信号が供給されるメモリと、こ
   のメモリに対する書き込みクロックを発生する書き込み
   クロック発生器と、上記メモリに対する読み出しクロッ
   クを発生する読み出しクロック発生器と、上記書き込み
   クロックをカウントして上記メモリの書き込みアドレス
   を決める第１のカウンタと、上記読み出しクロックをカ
   ウントして読み出しアドレスを決める第２０カウンタと
   を有し、上記書き込みクロック発生器は可変周波数発振
   器を有し上記入力信号の周波数及び位相にその書き込み
   クロックがロックするようされ、上記読み出しクロック
   発生器もまた可変周波数発振器を有しその読み出しクロ
   ックは上記入力信号の周波数にのみロックするようにさ
   れ、上記入力信号が上記書き込みクロックによってメモ
   リに書き込まれ、上記読み出しクロックによってメモリ
   から読み出されることにより上記時鳴誤差が除去される
   ようＫされるものにおいて、上記第１及び第２のカウン
   タのアドレス値の差が検出され、その差が所定値以下と
   なったとき、上記書き込みクロック発生器及び読み出し
   クロック発生器の出力周波数を両者の比を変えずに低く
   するよう処したタイムベースコレクタ。