JPS58208858A - スキヤンル−プ回路制御方式 - Google Patents
スキヤンル−プ回路制御方式Info
- Publication number
- JPS58208858A JPS58208858A JP57092810A JP9281082A JPS58208858A JP S58208858 A JPS58208858 A JP S58208858A JP 57092810 A JP57092810 A JP 57092810A JP 9281082 A JP9281082 A JP 9281082A JP S58208858 A JPS58208858 A JP S58208858A
- Authority
- JP
- Japan
- Prior art keywords
- scan
- flip
- circuit
- output
- tri
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318583—Design for test
- G01R31/318586—Design for test with partial scan or non-scannable parts
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）発明の技術分野
本発明は、複数のフリップフロップを縦続接続してスキ
ャンループ回路を構成したと＊、そのスキャンループ回
路内の複数のフリップフロップによって制御されるトラ
イステート出力回路がパス衝突を生じないようにしたス
キャンループ回路制御方式に関する。
ャンループ回路を構成したと＊、そのスキャンループ回
路内の複数のフリップフロップによって制御されるトラ
イステート出力回路がパス衝突を生じないようにしたス
キャンループ回路制御方式に関する。
（ロ）従来技術と問題点
近年、ＬＳＩの果槓度が瑣し、多数の回路素子が１個の
ＬＳＩ内に収容されるようになってきている０この場合
、ＬＳＩの診断を容易にする方法として、内部の７リソ
プフロツプ全７７トレジスタ形式につらねてゆ〈スキャ
ンループ回路がよく使用される。このス午ヤンループは
、一般には、ＬＳＩおよびＩＪｉＬ８１を搭載したプリ
ン）（ＰＴ）板の診断率の向上をねらったものであるが
・ある積のデータ処理システムでは、このループを使用
Ｌテｏ ｆ （ＬＯＧ）情報の収集を行なったシサービ
スフロセッｔ（ＳＶＰ）からの種々のサービス機能を実
現している。そのようなデータ処理システムにおいては
数チップのＬＳＩをプリント仮に搭載し、１つのシフト
レジスタを構成し、その出力°をサービスプロセッサ内
のシフトレジスタの入力に接続し、当該サービスプロセ
ッサ内のシフトレジスタの出力をプリント仮へのスキャ
ンインデータとして使用することにょシ１つのループを
構成する。ソシテ、シフト動作を行ないながらサービス
プロセッサがスキャンルーズ内の各７リツプフロツプの
値を胱出し画面等に表示を行なう。スキャンルーズにつ
いての１ラウンドシフト動作が終了すれば、各クリップ
フロップのＰ、ｗ；Ｍはもとの状態になる。
ＬＳＩ内に収容されるようになってきている０この場合
、ＬＳＩの診断を容易にする方法として、内部の７リソ
プフロツプ全７７トレジスタ形式につらねてゆ〈スキャ
ンループ回路がよく使用される。このス午ヤンループは
、一般には、ＬＳＩおよびＩＪｉＬ８１を搭載したプリ
ン）（ＰＴ）板の診断率の向上をねらったものであるが
・ある積のデータ処理システムでは、このループを使用
Ｌテｏ ｆ （ＬＯＧ）情報の収集を行なったシサービ
スフロセッｔ（ＳＶＰ）からの種々のサービス機能を実
現している。そのようなデータ処理システムにおいては
数チップのＬＳＩをプリント仮に搭載し、１つのシフト
レジスタを構成し、その出力°をサービスプロセッサ内
のシフトレジスタの入力に接続し、当該サービスプロセ
ッサ内のシフトレジスタの出力をプリント仮へのスキャ
ンインデータとして使用することにょシ１つのループを
構成する。ソシテ、シフト動作を行ないながらサービス
プロセッサがスキャンルーズ内の各７リツプフロツプの
値を胱出し画面等に表示を行なう。スキャンルーズにつ
いての１ラウンドシフト動作が終了すれば、各クリップ
フロップのＰ、ｗ；Ｍはもとの状態になる。
さらに、あるフリップフロップにデータをスキャンイ／
することも可能である。すなわち、スキャンループにつ
いてス踵当のシフトを行なうことにより対象とするクリ
ップフロッグの吠悪をす“−ビスプロセッサ内のシフト
レジスタに取シ込み、当該ノリツブ７０ツブに対応う′
るビットをツ゛−ビスプロセッテが書換え、再び１ラウ
ンドシフトすれに当診ノリツブ７０ツブに任意のパター
ンをセットすることかできる。
することも可能である。すなわち、スキャンループにつ
いてス踵当のシフトを行なうことにより対象とするクリ
ップフロッグの吠悪をす“−ビスプロセッサ内のシフト
レジスタに取シ込み、当該ノリツブ７０ツブに対応う′
るビットをツ゛−ビスプロセッテが書換え、再び１ラウ
ンドシフトすれに当診ノリツブ７０ツブに任意のパター
ンをセットすることかできる。
ところで、このような操作中ンよび操作後にあるノリ７
ノフロｙプと他のあるクリップフロッグとにあるパター
ンがセットされると、これらの７リツプフロツプによっ
て制御されるトライステート出力回路の出力にバス衝突
（ノアイト）が起きか・・ るｐＪ能性急′おる。そこで、このバス衝突を防止する
ために、第１図および第２図に示１ようなバス衝突防止
回路が考えられている。第１図、第２図において、１，
２祉ＬＳＩあるいはこれらの果合からなるプリント也、
３〜８はクリップフロッグ、９．１０はトライステート
出力回路、１１はドツト“オア結合された共通バス、１
２．１３はアンドゲート、１４はスキャンイン端子、１
５はスキャンアウト端子である。
ノフロｙプと他のあるクリップフロッグとにあるパター
ンがセットされると、これらの７リツプフロツプによっ
て制御されるトライステート出力回路の出力にバス衝突
（ノアイト）が起きか・・ るｐＪ能性急′おる。そこで、このバス衝突を防止する
ために、第１図および第２図に示１ようなバス衝突防止
回路が考えられている。第１図、第２図において、１，
２祉ＬＳＩあるいはこれらの果合からなるプリント也、
３〜８はクリップフロッグ、９．１０はトライステート
出力回路、１１はドツト“オア結合された共通バス、１
２．１３はアンドゲート、１４はスキャンイン端子、１
５はスキャンアウト端子である。
第１図の回路は、クリップフロップ８の出力によって、
他のフリップフロップ４の出力を禁止することによシ、
トライステート出力回路９と１０が同時に出力を発する
ことを防止するようにした回路である。この第１図の回
路においては、配線長やゲート動作時間等によりフリッ
プフロップ７の出力によって最終的に相手のトライステ
ート出力回路９を出力禁止状態にするまでに時間がかか
り、場合によっては十分にバス衝突を防止で今ないとい
う問題点があり、この点を解決するために第２図の回路
が考えられている。
他のフリップフロップ４の出力を禁止することによシ、
トライステート出力回路９と１０が同時に出力を発する
ことを防止するようにした回路である。この第１図の回
路においては、配線長やゲート動作時間等によりフリッ
プフロップ７の出力によって最終的に相手のトライステ
ート出力回路９を出力禁止状態にするまでに時間がかか
り、場合によっては十分にバス衝突を防止で今ないとい
う問題点があり、この点を解決するために第２図の回路
が考えられている。
第２図の回路は、−力のトライスデート出力回路ｌＯを
制御するフリップフロップ７の前段の７リツプフロツプ
６の出力によって、他方のトライステート出力回路９を
制御するフリップフロップ４への入力動作を禁止するこ
とによυ、トライステート出力回路９．ｌＯへの制御信
号入力タイミングを合わせるようにしたものである。
制御するフリップフロップ７の前段の７リツプフロツプ
６の出力によって、他方のトライステート出力回路９を
制御するフリップフロップ４への入力動作を禁止するこ
とによυ、トライステート出力回路９．ｌＯへの制御信
号入力タイミングを合わせるようにしたものである。
通常の回路動作においては、第２図の如き回路形式を採
用した場合、バス衝突が生じる恐れはないが′ら、プリ
ント扱構成の１」変なンスデム内の特定のノリツブフロ
ップにある任意のデータを格納するようなスキャンモー
ド（ＳＣＡＮ ＭＯＤＥ）で動作させた場合、第２図図
示の７リツプフロツグ４と７リツグフｐツブ７が同時に
オンとなる可能性が出てくる。このことを防止するため
に、スキャンモード時においては、図示トライステー）
ｆｆｌ力回路９．１０に図示しないスキャンモード信号
を入力し１彊制的に当該トライステート出力回路９゜１
０を共に禁止状態にするようにしている。しかしながら
、誤ってバス衝突の生じるパターンをスキャンインして
から、スキャンモードを解除してシステムを動作開始さ
せたような場合、バス衝突が発生し、ＬＳＩを破壊せし
めてしまう恐れがある。
用した場合、バス衝突が生じる恐れはないが′ら、プリ
ント扱構成の１」変なンスデム内の特定のノリツブフロ
ップにある任意のデータを格納するようなスキャンモー
ド（ＳＣＡＮ ＭＯＤＥ）で動作させた場合、第２図図
示の７リツプフロツグ４と７リツグフｐツブ７が同時に
オンとなる可能性が出てくる。このことを防止するため
に、スキャンモード時においては、図示トライステー）
ｆｆｌ力回路９．１０に図示しないスキャンモード信号
を入力し１彊制的に当該トライステート出力回路９゜１
０を共に禁止状態にするようにしている。しかしながら
、誤ってバス衝突の生じるパターンをスキャンインして
から、スキャンモードを解除してシステムを動作開始さ
せたような場合、バス衝突が発生し、ＬＳＩを破壊せし
めてしまう恐れがある。
（ハ）発明の目的
本発明は、プリント截構ノ戊がｕＪ能なシステムにおい
て、第２図図示の如き回路形式を採用した場合でも、ス
キャン動作時に上ｄ己したようなバス衝突が生じないよ
うにすることを目的としている。
て、第２図図示の如き回路形式を採用した場合でも、ス
キャン動作時に上ｄ己したようなバス衝突が生じないよ
うにすることを目的としている。
に）発明の構成
上記目的を達成するために本発明は、正常動作用入力と
スキャン動作用入力とがそなえられた複数の７リツプフ
ロツグについて、そのスキャン動作用入力を使用して縦
続接続しスキャンループ回路として構成すると共に、当
該複数のフリップ７０ツグのうちの８個のフリップフロ
ップが同一共通バスに接続されたトライステート出力回
路を制御し、さらに上記トライスート回路のうちの特定
の１個を制御する回路部からの信号により、他のトライ
ステート出力回路を制御するフリップフロップにバス衝
突が生じないデータをセットせしめるよう構成した処理
Ｓｊｃ置において、上紀他のトライステート出力回路を
制御するフリップ７０ツブをスキャンループ回路から除
外する手段をそなえ、上記スキャンルーズ回路全体を動
作せしめるときは上記他のトライステート出力回路を制
御するフリップ７０ツブをスキャンループから除外して
動作せしめるとともに、当該除外された７リツプフロツ
グに上記バス衝突が生じないデータをセットすることを
％徴とする。
スキャン動作用入力とがそなえられた複数の７リツプフ
ロツグについて、そのスキャン動作用入力を使用して縦
続接続しスキャンループ回路として構成すると共に、当
該複数のフリップ７０ツグのうちの８個のフリップフロ
ップが同一共通バスに接続されたトライステート出力回
路を制御し、さらに上記トライスート回路のうちの特定
の１個を制御する回路部からの信号により、他のトライ
ステート出力回路を制御するフリップフロップにバス衝
突が生じないデータをセットせしめるよう構成した処理
Ｓｊｃ置において、上紀他のトライステート出力回路を
制御するフリップ７０ツブをスキャンループ回路から除
外する手段をそなえ、上記スキャンルーズ回路全体を動
作せしめるときは上記他のトライステート出力回路を制
御するフリップ７０ツブをスキャンループから除外して
動作せしめるとともに、当該除外された７リツプフロツ
グに上記バス衝突が生じないデータをセットすることを
％徴とする。
（ホ）発明の実施例
嬉３図は、本発明による実施例のブロック図であり、図
中、２０．２１はＬＳＩ、２２〜２７はフリップフロッ
プ、２８．２９はトライステート出力回路、３０はドツ
ト・オア結合された共通バス、３１はアンドゲート、３
２．３３は選択ゲート、３４はスキャンイン端子、３５
はスキャンアウト端子、３６はプリント板テストモート
信号端子、３７．３８はスキャンモートイ８号線、３９
はクロック制御回路、４ｏはＡクロック入力端子、４１
ｉｊＢクロツク入力端子、４２はスキャンモード１ご号
入力端子、４３はノーマルクロック入力端？、４４はノ
ーマルクロック線、４５はシフトクロック線である。
中、２０．２１はＬＳＩ、２２〜２７はフリップフロッ
プ、２８．２９はトライステート出力回路、３０はドツ
ト・オア結合された共通バス、３１はアンドゲート、３
２．３３は選択ゲート、３４はスキャンイン端子、３５
はスキャンアウト端子、３６はプリント板テストモート
信号端子、３７．３８はスキャンモートイ８号線、３９
はクロック制御回路、４ｏはＡクロック入力端子、４１
ｉｊＢクロツク入力端子、４２はスキャンモード１ご号
入力端子、４３はノーマルクロック入力端？、４４はノ
ーマルクロック線、４５はシフトクロック線である。
また、第４図は第３図図示実施例のシステムのスキャン
イン、スキャンアウト動作等を制御するサービスプロセ
ッサのブロック図であり、図中、５０Ｕプロセツサ、５
１はシフトレ７スタ、５２はシフトクルツク制御回路、
５３はパラレル・ロード・うゞ−タ線、５４はクロック
制＃紛、５５はスΦヤンアウトデータ入力端子、５６は
スキャンインデータ出力端子、５７はＡクロック端子、
５８はＢクロック端子、５９はスキャンモード信す、端
子である。
イン、スキャンアウト動作等を制御するサービスプロセ
ッサのブロック図であり、図中、５０Ｕプロセツサ、５
１はシフトレ７スタ、５２はシフトクルツク制御回路、
５３はパラレル・ロード・うゞ−タ線、５４はクロック
制＃紛、５５はスΦヤンアウトデータ入力端子、５６は
スキャンインデータ出力端子、５７はＡクロック端子、
５８はＢクロック端子、５９はスキャンモード信す、端
子である。
実施例の動作は以下の通りである。通常動作時において
は、プリント板テストモート信号端子３６からの信号に
よシ、選択ゲート３２がフリップフロップ２２の出力を
選択して７リツプフロツプ２３に入力し、選択ゲート３
３が７リツプフロツプ２３の出力をｉ４択して７リツプ
７０ツグ２４に人力する。また、スキャンモード信号巌
３７，３８１．ｊニドライステート出力回路２８．２９
を非県正状態とする。これにより、第３図図示実施例の
回路は上記した第２図図示の回路と同等な動作を行なう
。
は、プリント板テストモート信号端子３６からの信号に
よシ、選択ゲート３２がフリップフロップ２２の出力を
選択して７リツプフロツプ２３に入力し、選択ゲート３
３が７リツプフロツプ２３の出力をｉ４択して７リツプ
７０ツグ２４に人力する。また、スキャンモード信号巌
３７，３８１．ｊニドライステート出力回路２８．２９
を非県正状態とする。これにより、第３図図示実施例の
回路は上記した第２図図示の回路と同等な動作を行なう
。
次に、スキャンモード動作時においては、従来例と同様
にスキャンモード信号ＩＩＪ！３７．３８がトライステ
ート出力回路２８．２９を急止状態にする。そして、同
時にプリント５テス）−％−ド信号端子３６からのイキ
号により、選択ゲート３２がアンドゲート３１カ出力を
選択してプリップフロップ２３に入力し、選択ゲート３
３がフリップフロップ２２の出力を選択してフリップフ
ロップ２４に入力する。
にスキャンモード信号ＩＩＪ！３７．３８がトライステ
ート出力回路２８．２９を急止状態にする。そして、同
時にプリント５テス）−％−ド信号端子３６からのイキ
号により、選択ゲート３２がアンドゲート３１カ出力を
選択してプリップフロップ２３に入力し、選択ゲート３
３がフリップフロップ２２の出力を選択してフリップフ
ロップ２４に入力する。
この結果、＃ｇ３図図示のフリップフロップ群はフリッ
プフロップ２３を除外した形でスキャンループを構成す
る。そして、当該フリップフロップ２３にはフリップフ
ロップ２５の出力によって制御されたデータ、すなわち
第２図図示の構・或においてフリップフロップ４１Ｃセ
クトされるべきデータと四−のデータがセットされる。
プフロップ２３を除外した形でスキャンループを構成す
る。そして、当該フリップフロップ２３にはフリップフ
ロップ２５の出力によって制御されたデータ、すなわち
第２図図示の構・或においてフリップフロップ４１Ｃセ
クトされるべきデータと四−のデータがセットされる。
したがって、−４ってスキャンモートイ１１号ｄ３７．
３８がトライステート出力回路２８．２９を非県正状態
としても、両トライステート出力回路２）Ｓ、２９の関
係は、第２図図示の場会と同様になり、バス衝突を生ず
ることはなくなる。
３８がトライステート出力回路２８．２９を非県正状態
としても、両トライステート出力回路２）Ｓ、２９の関
係は、第２図図示の場会と同様になり、バス衝突を生ず
ることはなくなる。
このように、縞４図図かのサービスプロセッサから第３
図図示のシステムにスキャン動作するとき、トライスデ
ート出力回路２８．２９の出力においてバス衝突が生じ
なくなるので、サービスプロ辷ツサのプログラムミスあ
るいは操作者の誤操作によってもシステムの安全性は保
たれる。
図図示のシステムにスキャン動作するとき、トライスデ
ート出力回路２８．２９の出力においてバス衝突が生じ
なくなるので、サービスプロ辷ツサのプログラムミスあ
るいは操作者の誤操作によってもシステムの安全性は保
たれる。
なお、プリントａ単体の診断時においては、バス衝突の
生ずるパターンを削除し九診断データによって、図示フ
リップフロップ２３を含む１つのスキャンループをテス
トすることが可能であるため、診断率の低下は生じない
。
生ずるパターンを削除し九診断データによって、図示フ
リップフロップ２３を含む１つのスキャンループをテス
トすることが可能であるため、診断率の低下は生じない
。
（へ）発明の効果
以上のように、本発明によれば、複数プリント板からな
るシステムについてスキャンイン、スキャンアウトを行
なうときバス衝突を有効に防止することができ、診断時
のシステムの信頼性を向上させることができる。
るシステムについてスキャンイン、スキャンアウトを行
なうときバス衝突を有効に防止することができ、診断時
のシステムの信頼性を向上させることができる。
第１図および第２図はそハぞれバス衝突防止回路の一例
、第３図は本発明による実施例のブロック図、第４図は
サービスプロセッサのブロック図である。 第３図において、２０．２１はＬＳＩ、２２〜２７はフ
リップフロック、’２８．２９はトライスデート出力回
咥、３０は共通ノｑス、３１はアンドゲート、３２．３
３は選択ゲートでおる。
、第３図は本発明による実施例のブロック図、第４図は
サービスプロセッサのブロック図である。 第３図において、２０．２１はＬＳＩ、２２〜２７はフ
リップフロック、’２８．２９はトライスデート出力回
咥、３０は共通ノｑス、３１はアンドゲート、３２．３
３は選択ゲートでおる。
Claims (1)
- 正常動作用入力とスキャン動作用入力とがそなえられ九
複数のフリップフロップについて、そのスキャン動作用
入力を使用して縦続接続しスキャンループ回路として構
成するとともに、当該複数の７リツプ７０ツブのうちＮ
個の７リツプフロツプが同一共通パスに接続されたトラ
イステート出力回路を制御し、さらに上記トライステー
ト回路のうちの特定の１個を制御する回路部からの信号
によｐ１他のトライステート出力回路を制御する７リツ
グフｐツブにパス衝突が生じないデータをセットせしめ
るよう構成した処理装置において、上紀他のトライステ
ート出力回路を制御するフリップフロップをスキャンル
ープ回路から除外する手段をそなえ、上記スキャンルー
ズ全体を動作せしめるときは、上記他のトライステート
出力回路を制御する７リツプフロツプをスキャンルーズ
カンら除外して動作せしめるとともに、当該除外された
フリップフロップに上記ノミス衝突が生じないデータを
セットすることを特徴とするスキャンループ回路制御方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57092810A JPS58208858A (ja) | 1982-05-31 | 1982-05-31 | スキヤンル−プ回路制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57092810A JPS58208858A (ja) | 1982-05-31 | 1982-05-31 | スキヤンル−プ回路制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58208858A true JPS58208858A (ja) | 1983-12-05 |
| JPS6225212B2 JPS6225212B2 (ja) | 1987-06-02 |
Family
ID=14064761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57092810A Granted JPS58208858A (ja) | 1982-05-31 | 1982-05-31 | スキヤンル−プ回路制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58208858A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0773067A (ja) * | 1993-09-01 | 1995-03-17 | Nec Corp | スキャンパス回路 |
-
1982
- 1982-05-31 JP JP57092810A patent/JPS58208858A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0773067A (ja) * | 1993-09-01 | 1995-03-17 | Nec Corp | スキャンパス回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6225212B2 (ja) | 1987-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0746122B2 (ja) | 半導体集積論理回路 | |
| JPH01280842A (ja) | 走査データ路の結合 | |
| JPS59501640A (ja) | デジタルシステムのための診断回路 | |
| JP3197026B2 (ja) | 遅延試験能力を有する走査可能なレジスタ | |
| US4698754A (en) | Error detection of scan-out in a diagnostic circuit of a computer | |
| JPS58208858A (ja) | スキヤンル−プ回路制御方式 | |
| KR20010086221A (ko) | 다중 카운트를 실행하기 위한 카운터 및 그에 따른 방법 | |
| JPS6214860B2 (ja) | ||
| JPS593561A (ja) | デ−タ処理システム | |
| JP3278833B2 (ja) | 論理回路テスト方法及びテスト入力回路及びテスト出力回路 | |
| JPS6175935A (ja) | スキヤンフリツプ・フロツプ方式 | |
| JPS6225211B2 (ja) | ||
| JPH06123761A (ja) | 大規模集積回路 | |
| JPH0923148A (ja) | 同時動作制御回路 | |
| JP3157662B2 (ja) | Ｌｓｉ診断制御回路 | |
| JP2501202B2 (ja) | 論理回路診断方法 | |
| KR940006818B1 (ko) | 게이트 어레이 내부 로직 스캔 시스템 | |
| JPH05274171A (ja) | 診断回路の誤動作防止回路 | |
| JPH0612895A (ja) | メモリ回路の故障検出方法 | |
| JPH0618631A (ja) | 半導体集積回路 | |
| JPS60245053A (ja) | 論理回路の診断方式 | |
| JPH04310124A (ja) | レジスタファイル | |
| JPH05297074A (ja) | 診断論理回路方式 | |
| JPH04184681A (ja) | 簡易故障シミュレーション方法 | |
| JPH0740060B2 (ja) | オンボードスキャンテスト装置 |