JPS58208631A - 温度検出回路 - Google Patents
温度検出回路Info
- Publication number
- JPS58208631A JPS58208631A JP9258982A JP9258982A JPS58208631A JP S58208631 A JPS58208631 A JP S58208631A JP 9258982 A JP9258982 A JP 9258982A JP 9258982 A JP9258982 A JP 9258982A JP S58208631 A JPS58208631 A JP S58208631A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- transistor
- temperature
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
- G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
- G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はＭＯ８集績回路に内蔵した温度検出回路に関す
る。
る。
ＭＯ８集積回路において集積回路を構成する様々な要素
、要因は温度によって一般にかなシの影響を受ける。に
もかかわらす低温領域や為温領域においても集積回路と
しての動作及び諸物件の保証が強く要求される５、した
がって低温時や高温時の動作特性をも考慮して設計する
為に常温では必要条件を遥かに越えた余裕ある特性で動
作させたシ、あるいはかえって常温時で望しくない特性
を持ってしまったシする。
、要因は温度によって一般にかなシの影響を受ける。に
もかかわらす低温領域や為温領域においても集積回路と
しての動作及び諸物件の保証が強く要求される５、した
がって低温時や高温時の動作特性をも考慮して設計する
為に常温では必要条件を遥かに越えた余裕ある特性で動
作させたシ、あるいはかえって常温時で望しくない特性
を持ってしまったシする。
本発明は集積回路に温度検出回路を内蔵させることによ
シ、ある一定温度に達した事を検出し、その信号によっ
てその温度領域にふされしい回路や定数に切シ替え、そ
れによって低温、高温、及び常温において最も望しい回
路、もしくは定数で動作させることにより理想的な特性
のＭＯ８集積回路を実現させる為の回路を提供するもの
である。
シ、ある一定温度に達した事を検出し、その信号によっ
てその温度領域にふされしい回路や定数に切シ替え、そ
れによって低温、高温、及び常温において最も望しい回
路、もしくは定数で動作させることにより理想的な特性
のＭＯ８集積回路を実現させる為の回路を提供するもの
である。
以下に本発明の詳細な説明する。まず電源電圧に依存し
ない電圧を集積回路内部に作シ出す為にトランジスタの
スレッシュホールド電圧’ｆｒ：利用ｆる。
ない電圧を集積回路内部に作シ出す為にトランジスタの
スレッシュホールド電圧’ｆｒ：利用ｆる。
ｉ１図ｉｄ）ランジスタのスレッシュホールド電圧の電
圧を取シ出す回路である。第１図において１１はｐチャ
ネルＭＯ８）弓ンジスタ、１２けＮチャネルＭＯ８）ラ
ンジスタである。Ｐチャネル易ＯＳトランジスタ】】の
ソース（−Ｊ ＋ ＶＤＤ Ｋ、ゲートは−Ｖｌ！Ｉｓ
Ｋ接続されている。ｐチャネルＭ（ＪＳトランジスタ１
１のドレインとＮチャネルｙＯＳトランジスタ１２のド
レインは接続されている。
圧を取シ出す回路である。第１図において１１はｐチャ
ネルＭＯ８）弓ンジスタ、１２けＮチャネルＭＯ８）ラ
ンジスタである。Ｐチャネル易ＯＳトランジスタ】】の
ソース（−Ｊ ＋ ＶＤＤ Ｋ、ゲートは−Ｖｌ！Ｉｓ
Ｋ接続されている。ｐチャネルＭ（ＪＳトランジスタ１
１のドレインとＮチャネルｙＯＳトランジスタ１２のド
レインは接続されている。
Ｎチャネル■○Ｓトランジスタ］２のドレインとゲート
は接続され端子１３に電位を取シ出している。Ｎチャ坏
ルＭＯ８）ランジスタ１２のソースは−Ｖ８８（０電位
）に接続されている。またｐチャネル１ｉｌＯ８）ラン
ジスタ１１のスレッシュホールド電圧をＶＴＰ、、βを
ＩｆＰｌ とする。ＮチャネルＭＯＳトランジスタ１２
のスレッシュホールド電圧をＶＴＮ、 、 ｐをβＮｌ
とする。また端子１３の電位をＶｏｌ とする。こ
のとき ］ １、、＆ｐ
１ （ＶＤＤ−ＶＴＰｌ ）！ ＝ ｆＮ、（ＶＧ、
−ＶＴＮｌ ）Ｒ・・−（１０１，） プＪ：得られる。ここで ｐＰ＋ ＜＜ ７ｙＮ＋ と設計すれば ＶＧｌ−＝ ＶＴＮ□＊・・（１０２）となり、スレッ
シュホールド電圧の電圧が取シ出せることが分る。
は接続され端子１３に電位を取シ出している。Ｎチャ坏
ルＭＯ８）ランジスタ１２のソースは−Ｖ８８（０電位
）に接続されている。またｐチャネル１ｉｌＯ８）ラン
ジスタ１１のスレッシュホールド電圧をＶＴＰ、、βを
ＩｆＰｌ とする。ＮチャネルＭＯＳトランジスタ１２
のスレッシュホールド電圧をＶＴＮ、 、 ｐをβＮｌ
とする。また端子１３の電位をＶｏｌ とする。こ
のとき ］ １、、＆ｐ
１ （ＶＤＤ−ＶＴＰｌ ）！ ＝ ｆＮ、（ＶＧ、
−ＶＴＮｌ ）Ｒ・・−（１０１，） プＪ：得られる。ここで ｐＰ＋ ＜＜ ７ｙＮ＋ と設計すれば ＶＧｌ−＝ ＶＴＮ□＊・・（１０２）となり、スレッ
シュホールド電圧の電圧が取シ出せることが分る。
第２図Ｕ）−７ンジスタのスレッシュホールド電圧の和
の電圧を取シ出す回路である。第２図において２１．２
２はｐチャネルＭＯＳ）ランジスタ、２３はＮチャネル
Ｍ０Ｅｌ）ランジスタである。
の電圧を取シ出す回路である。第２図において２１．２
２はｐチャネルＭＯＳ）ランジスタ、２３はＮチャネル
Ｍ０Ｅｌ）ランジスタである。
ｐチャネルＭＯＳ）ランジスタ２１のソースは＋ＶＤＤ
に接続され、ゲート、ドレイン間は互いに接続され端子
２４に電位を取９出している。また端子２４１ｄｐチャ
ネルＭＯＳトランジスタ２２のソースに接続されている
。ｐチャネルＭＯＳ）ランジスタ２２のゲートとドレイ
ンは接続されている。
に接続され、ゲート、ドレイン間は互いに接続され端子
２４に電位を取９出している。また端子２４１ｄｐチャ
ネルＭＯＳトランジスタ２２のソースに接続されている
。ｐチャネルＭＯＳ）ランジスタ２２のゲートとドレイ
ンは接続されている。
ｐチャネルＭＯＳトランジスタ２２のドレインとムチャ
ネルＮ（ＪＳ ｌ＝ランジスタ２３のドレインは接続さ
れている。ＮチャネルＭ ＯＳ ）ランジスタ２３のゲ
ートとドレインは接続されている。ＮチャネルＭＯＳ
）ランジスタ２３のソースは−ＶＳＳ（（）電位）に接
続されている。萱たｐチャネルＭＣ・Ｓトランジスタ２
１．２２のスレッシュホールド１圧ｆ ＶＴＰ２ 、
ＮチャネルＭＯＳ）ランジスタおのスレッシュホールド
電圧’ｔ−ＶＴＮ２ トスる。シ○Ｓトランジスタ２１
，２２，２３のｌｆ′ｆそれぞれ／：ｆＰｏ、μＰ２．
βＮ２とする。また端子２４の電位をＶＧ２とし、Ｎチ
ャネルＭＯＳ ）ランジスタ２３のドレインの電位をｖ
２とする。このとき ＝ ’ ｌＮ２（Ｖ、 −ＶＴＮ、）ｔが成シたち、こ
れを解くと となる。ここで １’ＩＥｏ ＜＜ Ｉｆ馬 と設計すれば ＶＧ２： ＶＴＰ２４− ＶＴＮ２１＋１１１１（１０
４）となり、スレッシュホールド電圧の和の電圧が取り
出せることが分る。
ネルＮ（ＪＳ ｌ＝ランジスタ２３のドレインは接続さ
れている。ＮチャネルＭ ＯＳ ）ランジスタ２３のゲ
ートとドレインは接続されている。ＮチャネルＭＯＳ
）ランジスタ２３のソースは−ＶＳＳ（（）電位）に接
続されている。萱たｐチャネルＭＣ・Ｓトランジスタ２
１．２２のスレッシュホールド１圧ｆ ＶＴＰ２ 、
ＮチャネルＭＯＳ）ランジスタおのスレッシュホールド
電圧’ｔ−ＶＴＮ２ トスる。シ○Ｓトランジスタ２１
，２２，２３のｌｆ′ｆそれぞれ／：ｆＰｏ、μＰ２．
βＮ２とする。また端子２４の電位をＶＧ２とし、Ｎチ
ャネルＭＯＳ ）ランジスタ２３のドレインの電位をｖ
２とする。このとき ＝ ’ ｌＮ２（Ｖ、 −ＶＴＮ、）ｔが成シたち、こ
れを解くと となる。ここで １’ＩＥｏ ＜＜ Ｉｆ馬 と設計すれば ＶＧ２： ＶＴＰ２４− ＶＴＮ２１＋１１１１（１０
４）となり、スレッシュホールド電圧の和の電圧が取り
出せることが分る。
４３図はトランジスタのスレッシュホールド電圧の是の
電圧を堆り出す１９１路である。第３し１において３１
．３３はｐチャネルＭＯＳ）ランジスタ、３２．３４は
ＮチャネルＭＯＳ ）ランジスタである。ｐチャネルＭ
ＯＳ トランジスタ３１．３３のソースは＋ＶＤＤｖｃ
ＸＮチャネルＭ（ＪＥ；トランジスタ３２ 、３４（Ｄ
７−ス１ｄ−Ｖｓｓ （Ｏ電位）に接続されている。ｐ
チャネルＭＯＳ ）ランジスタ３】のゲートは−ＶＪＩ
ＪＩに接続され、ドレインはＮチャネルＭ （ｌ ８
）ランジスタ３２のドレインに接続されている。λチャ
ネルＭＯＳ ）ランジスタ３２のゲートとドレインは互
いｔ＝Ｈ続され、かつＮチャネルＭＣｌ５）ランジスタ
３４のゲートに接続されている。ＮチャネルＭＯＳ ）
ランジスタ３４のドレインはｐチャネルかＯ８）ランジ
スタ３３のドレインに接続されている。ｐチャネルＭ
ＬＩ Ｓ ）ランジスタ３３のゲートとドレインは互い
に接続され端子３５に電位として取シ出されている。°
ｐチャネルＭυＳトランジスタ３１．３３のスレッシュ
ホールド電圧はそれぞれＶＴＰＨ，ＶＴＰＬとする。Ｎ
チャネルＭＣｌ５）ランジスタ３２．３４のスレツ／ユ
ホールド電圧をＶＴＮ３とする。υチャネルＡ橢。
電圧を堆り出す１９１路である。第３し１において３１
．３３はｐチャネルＭＯＳ）ランジスタ、３２．３４は
ＮチャネルＭＯＳ ）ランジスタである。ｐチャネルＭ
ＯＳ トランジスタ３１．３３のソースは＋ＶＤＤｖｃ
ＸＮチャネルＭ（ＪＥ；トランジスタ３２ 、３４（Ｄ
７−ス１ｄ−Ｖｓｓ （Ｏ電位）に接続されている。ｐ
チャネルＭＯＳ ）ランジスタ３】のゲートは−ＶＪＩ
ＪＩに接続され、ドレインはＮチャネルＭ （ｌ ８
）ランジスタ３２のドレインに接続されている。λチャ
ネルＭＯＳ ）ランジスタ３２のゲートとドレインは互
いｔ＝Ｈ続され、かつＮチャネルＭＣｌ５）ランジスタ
３４のゲートに接続されている。ＮチャネルＭＯＳ ）
ランジスタ３４のドレインはｐチャネルかＯ８）ランジ
スタ３３のドレインに接続されている。ｐチャネルＭ
ＬＩ Ｓ ）ランジスタ３３のゲートとドレインは互い
に接続され端子３５に電位として取シ出されている。°
ｐチャネルＭυＳトランジスタ３１．３３のスレッシュ
ホールド電圧はそれぞれＶＴＰＨ，ＶＴＰＬとする。Ｎ
チャネルＭＣｌ５）ランジスタ３２．３４のスレツ／ユ
ホールド電圧をＶＴＮ３とする。υチャネルＡ橢。
Ｓトランジスタ３１．３３のｐを７ｙＰ３ とし、Ｎチ
ャイ・ルＪ司ＯＳ トランジスタ３２ 、３４のβをｚ
２Ｎ４とする。甘た端子３５の電位をＶＧ３ とし、Ｎ
チャネル−・７ｈＳトランジスタ３２のドレインの電位
をｖ３ とする。このとき −ｉ ７ＹＰ３ （ＶＤＤ−ＶＴＰＨ）！＝＝ 、、＆
Ｎ３ （Ｖａ−ＶＴＮ、 ）”１司 、ｐｐ３（ＶＤＤ−ＶＧ３−ＶＴＰＬ ）ｑβＭ３（ｖ
３−ＶＴＮ３）”が成りたち、これらを解くと ｖＧ、＝ ｖＴｐａ−ｖｒｐＬ＊−（１０５）が得られ
、スレッシュホールド電圧の差の電圧が散り出せること
が分る。
ャイ・ルＪ司ＯＳ トランジスタ３２ 、３４のβをｚ
２Ｎ４とする。甘た端子３５の電位をＶＧ３ とし、Ｎ
チャネル−・７ｈＳトランジスタ３２のドレインの電位
をｖ３ とする。このとき −ｉ ７ＹＰ３ （ＶＤＤ−ＶＴＰＨ）！＝＝ 、、＆
Ｎ３ （Ｖａ−ＶＴＮ、 ）”１司 、ｐｐ３（ＶＤＤ−ＶＧ３−ＶＴＰＬ ）ｑβＭ３（ｖ
３−ＶＴＮ３）”が成りたち、これらを解くと ｖＧ、＝ ｖＴｐａ−ｖｒｐＬ＊−（１０５）が得られ
、スレッシュホールド電圧の差の電圧が散り出せること
が分る。
以上よりスレッシュホールド電圧の電圧、スレッシュホ
ール）”を圧の和の電圧、スレッシュホールド電圧の差
の電圧が取シ出せることが分った。
ール）”を圧の和の電圧、スレッシュホールド電圧の差
の電圧が取シ出せることが分った。
さて、スレッシュホールド電圧は基板磯度やチャネルド
ープ量により、高低かなり自由に設定できるので籾数側
のトランジスタ間においては１つノヌレツンユホールド
′醒圧の電圧も、スレッシュホールド電圧の和の電圧も
、スレッシュホールド電圧の差の電圧も同程度のレベル
に設定することも出来る。一方、ひとつのスレッシュホ
ールド電圧の温度特性は高低様々のスレッシュホールド
電圧を持つ核数個のトランジスタ間においても大差ない
ので、第１図のスレッシュホールド電圧の電圧を取シ出
した端子１３の電位、第２図のスレッシュホールド電圧
の和の電圧を取シ出した端子冴の電位、第３図のスレッ
シュホールド電圧の差の電圧を取シ出した端子３５の電
位はそれぞれ異なった温度特性を持つことになる。つま
ｐＭｔ＋８トランジスタ１２，２２，２３，３１．３３
のスレッシュホールド電圧をそれぞれＶＴＮ□、 ｖＴ
ｐ、 、 ＶＴＮ２、 ＶＴＰ）Ｉ、 ＶＴＰＬ、！：
Ｌ、スレッシュホールド電圧の温度係数をそれぞれ１．
ｆｆ、、−α２． １１２．−αＢ、−ｅＬとし、また
温度Ｔ＝Ｔｏにおけるスレッシュホールド電圧をそれぞ
れ、ＶＴＲｌ０ 、 ｖ’ｒｐ２゜、 ｖ’ｒＮ２゜、
ＶＴＰ）１０ 、 ＶＴＰＬＯとすれば、第１図の端
子ｊ３の電位ＶＣ４１，第２図の端子２４の電位Ｖ〜、
第３図の端子３５の電位ＶＧ３は次のようにｔける。
ープ量により、高低かなり自由に設定できるので籾数側
のトランジスタ間においては１つノヌレツンユホールド
′醒圧の電圧も、スレッシュホールド電圧の和の電圧も
、スレッシュホールド電圧の差の電圧も同程度のレベル
に設定することも出来る。一方、ひとつのスレッシュホ
ールド電圧の温度特性は高低様々のスレッシュホールド
電圧を持つ核数個のトランジスタ間においても大差ない
ので、第１図のスレッシュホールド電圧の電圧を取シ出
した端子１３の電位、第２図のスレッシュホールド電圧
の和の電圧を取シ出した端子冴の電位、第３図のスレッ
シュホールド電圧の差の電圧を取シ出した端子３５の電
位はそれぞれ異なった温度特性を持つことになる。つま
ｐＭｔ＋８トランジスタ１２，２２，２３，３１．３３
のスレッシュホールド電圧をそれぞれＶＴＮ□、 ｖＴ
ｐ、 、 ＶＴＮ２、 ＶＴＰ）Ｉ、 ＶＴＰＬ、！：
Ｌ、スレッシュホールド電圧の温度係数をそれぞれ１．
ｆｆ、、−α２． １１２．−αＢ、−ｅＬとし、また
温度Ｔ＝Ｔｏにおけるスレッシュホールド電圧をそれぞ
れ、ＶＴＲｌ０ 、 ｖ’ｒｐ２゜、 ｖ’ｒＮ２゜、
ＶＴＰ）１０ 、 ＶＴＰＬＯとすれば、第１図の端
子ｊ３の電位ＶＣ４１，第２図の端子２４の電位Ｖ〜、
第３図の端子３５の電位ＶＧ３は次のようにｔける。
Ｖへ＝＝ＶＴＮ１
” ｖＴ’＋＋＋−Ａ （Ｔ Ｔｏ Ｉ ”・（
１０６）ｖＧ２＝＝ ＶＴＰ２ ＋ ｖ’ｒＮ２： Ｖ
ＴＰ２ｏ−ｔ−ＶＴ〜−（α＝＝ Ａ ＸＴ−Ｔｏ ）
−−−（１０７） ＶＧ３＝ ＶＴＰＨ−ＶＴＰＬ ＝ ＶＴＰＨＯ−ＶＴＰＬＯ−（ａＨ−ａＬ％Ｔ−Ｔｏ
）・・・（１０８） さて、本発明は以上に述べたＶＧｌ、 ＶＧ２ 、 Ｖ
Ｇ３の温度特性の差）利用して、ある温度を検出しよう
とするものである。次に実施例の回路を示す。
１０６）ｖＧ２＝＝ ＶＴＰ２ ＋ ｖ’ｒＮ２： Ｖ
ＴＰ２ｏ−ｔ−ＶＴ〜−（α＝＝ Ａ ＸＴ−Ｔｏ ）
−−−（１０７） ＶＧ３＝ ＶＴＰＨ−ＶＴＰＬ ＝ ＶＴＰＨＯ−ＶＴＰＬＯ−（ａＨ−ａＬ％Ｔ−Ｔｏ
）・・・（１０８） さて、本発明は以上に述べたＶＧｌ、 ＶＧ２ 、 Ｖ
Ｇ３の温度特性の差）利用して、ある温度を検出しよう
とするものである。次に実施例の回路を示す。
舘４図は第１図のスレッシュホールド電圧の電圧を取シ
出す回路と第２図のスレッシュボールド電圧の和の電圧
を取シ出す回路、及びコンパレータ回路を組み合せたも
のである。第４図において破線４１で示したブロック内
の回路は第１図の回路に対応し、破線４２で示したブロ
ック内の回路は第２図の回路に対応している。４ｏはコ
ンパレ〜りである。コンパレータ４０ｉ”−はＶ−及び
ＶＧ２：り・入力している。１ ′＃Ｌ）ランジスタ１
１，１２゜〜Ｊ ｙ ２２ Ｈ２３は第１し１．第２図
のそれぞれ同番号のトランジスタに対応している。この
とた、（１０６）、（’１０７）式よシ Ｖｏ、、 −Ｖａ、 ＝＝ （ＶＴＰ２＋ ＶＴＮ２）
−ＶＴＮ。
出す回路と第２図のスレッシュボールド電圧の和の電圧
を取シ出す回路、及びコンパレータ回路を組み合せたも
のである。第４図において破線４１で示したブロック内
の回路は第１図の回路に対応し、破線４２で示したブロ
ック内の回路は第２図の回路に対応している。４ｏはコ
ンパレ〜りである。コンパレータ４０ｉ”−はＶ−及び
ＶＧ２：り・入力している。１ ′＃Ｌ）ランジスタ１
１，１２゜〜Ｊ ｙ ２２ Ｈ２３は第１し１．第２図
のそれぞれ同番号のトランジスタに対応している。この
とた、（１０６）、（’１０７）式よシ Ｖｏ、、 −Ｖａ、 ＝＝ （ＶＴＰ２＋ ＶＴＮ２）
−ＶＴＮ。
たソし
Ｑ＝＝ ”／ＴＰ２０＋ＶＴ％。−ＶＴＮｌ。
となる。前述したようにβ１ 、α２ 、β２の値は大
差ないから α２’−１’ｚ＞β！ であシ、かつ Ｍｌ〉０ とすれは Ｔ（Ｔ。十に１で ＶＧ２） ＶＧ。
差ないから α２’−１’ｚ＞β！ であシ、かつ Ｍｌ〉０ とすれは Ｔ（Ｔ。十に１で ＶＧ２） ＶＧ。
Ｔ＞１８本に工て
ＶＧ２（ＶＧｌ
と乃る。したがって、コンパレータ４ｏの出カ信号によ
り Ｔ（Ｔ。４−Ｋ。
り Ｔ（Ｔ。４−Ｋ。
か
Ｔ）Ｔｏ−ｔ−に１
かの判定が出来て、ｔｖ度検出回路として使えるととが
分る。また βＰ’＋ ＜＜ 、＆ｌｉｌ βＰｏ＜〈 μＮ２ の関係式が充分に成シたてばＶｏ、、Ｖ−は（１０２）
式及び（１０４）式に見られるように電源電圧ＶＤＤＯ
項がないので電源電圧の変動による影響はない。更に精
しく（１０１）式及び（１０３）式で電源電圧ＶＤＤの
影響を考慮すると ７ｙｐＨ”。
分る。また βＰ’＋ ＜＜ 、＆ｌｉｌ βＰｏ＜〈 μＮ２ の関係式が充分に成シたてばＶｏ、、Ｖ−は（１０２）
式及び（１０４）式に見られるように電源電圧ＶＤＤＯ
項がないので電源電圧の変動による影響はない。更に精
しく（１０１）式及び（１０３）式で電源電圧ＶＤＤの
影響を考慮すると ７ｙｐＨ”。
１”１１Ｎｚ
という条件を設計に加えればより高次の項まで電源電圧
の変動の影％を避けることが出来る。いずれにしても電
源電圧の変動により誤動作することはない。
の変動の影％を避けることが出来る。いずれにしても電
源電圧の変動により誤動作することはない。
」フ上、第４図の回路は温度検出回路として使えること
か分ったが、第４シ１の回１構成１・ま単なる一ｆｌｌ
にすき゛ない。次Ｖこ他の回路構成の例を示す３゜第５
図は第１図のスレッシュホールド電圧の電圧を取り出す
回路と第３図のスレッシュボールド電圧の差の電圧を取
り出す回路、及びコンパレータ回路全組み合せたもので
ある１、第５図において鼓＆５１で示したブロック内の
回路は第１図の回路に対応し、破線５２で示したブロッ
ク内の回路は第２図の回路に対応している。５ｏはコン
パレータである。コンパレータ５ｏにはｖＧＩ 及びＶ
Ｇ３が入力している。またトランジスタ１１，１２゜３
１．３２，３３．３４は第１図、第３図のそれぞれ同番
号のトランジスタに対応している。このと＠（１０６）
、（１０８）式より ｖＧ”−ｖＧｓ−ｋ ｌ １−４コー。
か分ったが、第４シ１の回１構成１・ま単なる一ｆｌｌ
にすき゛ない。次Ｖこ他の回路構成の例を示す３゜第５
図は第１図のスレッシュホールド電圧の電圧を取り出す
回路と第３図のスレッシュボールド電圧の差の電圧を取
り出す回路、及びコンパレータ回路全組み合せたもので
ある１、第５図において鼓＆５１で示したブロック内の
回路は第１図の回路に対応し、破線５２で示したブロッ
ク内の回路は第２図の回路に対応している。５ｏはコン
パレータである。コンパレータ５ｏにはｖＧＩ 及びＶ
Ｇ３が入力している。またトランジスタ１１，１２゜３
１．３２，３３．３４は第１図、第３図のそれぞれ同番
号のトランジスタに対応している。このと＠（１０６）
、（１０８）式より ｖＧ”−ｖＧｓ−ｋ ｌ １−４コー。
Ｋま
たソし
Ｍ２＝ ＶＴＮｌｏ−ＶＴＰＨＯ＋ ＶＴＰＬＯｘ
Ｍ２ Ｉｌ−αＨＪ−αＬ となる。したがって − Ｉｌ＞（αＨ−αＨ） で、かつ Ｍ２ ） Ｑ とすれは Ｔ（Ｔ。＋に２で Ｖ（）、）ＶＧ３ Ｔ＞Ｔｏ↓に２で ＶＧ、 （ＶＧ３ となる。したがって、コンパレータ５０の出力により Ｔ −４−Ｋｇ よ多温度Ｔが高いか低いかを判定できることになる。
Ｍ２ Ｉｌ−αＨＪ−αＬ となる。したがって − Ｉｌ＞（αＨ−αＨ） で、かつ Ｍ２ ） Ｑ とすれは Ｔ（Ｔ。＋に２で Ｖ（）、）ＶＧ３ Ｔ＞Ｔｏ↓に２で ＶＧ、 （ＶＧ３ となる。したがって、コンパレータ５０の出力により Ｔ −４−Ｋｇ よ多温度Ｔが高いか低いかを判定できることになる。
第６図は第２図のスレッシュホールド電圧の相の電圧を
取り出す回路と第３図のスレッシュホールド電圧の差の
電圧を取り出す回路及びコンパレータ回路を組み合せた
ものである。第６図において破線６］で示したブロック
内の回路は第２図の旧ｊ ｄ４：に対応し、破線６２で
示したブロック内の回ｈ−７けん４３図の回路に対応し
ている。６０はコンパレータである。コンパレータ６０
にはＶＧ２及びＶＧ３が入力している。またトランジス
タ２１’、２２．２３，３］ 、３２，３３．３４は第
２図、舅３図のそれぞれ同番号のトランジスタに対応し
ている。このとき（１０７） 、 （１０８）式よりた
ソし Ｍ３ ＝ ＶＴＰ２０−１− ＶＴＮ２ｏ−ＶＴＰＨＯ
＋ＶＴＰＬＯとなる。したがって α２−１−烏〉αＨ−αＨ で、かつ Ｍ３〉０ とすれば Ｔ＜Ｔｏ’−Ｋｇ で Ｐｏ２） ＶＧ３ Ｔ ） Ｔｏ＋ Ｋｇで ＶＧ２＜ＶＧ３ となる。したがってコンパレータ６ｏの出力により Ｔｏよ −（３ よジ済庇１′が叡いか低い７５−を判定できることにな
る。
取り出す回路と第３図のスレッシュホールド電圧の差の
電圧を取り出す回路及びコンパレータ回路を組み合せた
ものである。第６図において破線６］で示したブロック
内の回路は第２図の旧ｊ ｄ４：に対応し、破線６２で
示したブロック内の回ｈ−７けん４３図の回路に対応し
ている。６０はコンパレータである。コンパレータ６０
にはＶＧ２及びＶＧ３が入力している。またトランジス
タ２１’、２２．２３，３］ 、３２，３３．３４は第
２図、舅３図のそれぞれ同番号のトランジスタに対応し
ている。このとき（１０７） 、 （１０８）式よりた
ソし Ｍ３ ＝ ＶＴＰ２０−１− ＶＴＮ２ｏ−ＶＴＰＨＯ
＋ＶＴＰＬＯとなる。したがって α２−１−烏〉αＨ−αＨ で、かつ Ｍ３〉０ とすれば Ｔ＜Ｔｏ’−Ｋｇ で Ｐｏ２） ＶＧ３ Ｔ ） Ｔｏ＋ Ｋｇで ＶＧ２＜ＶＧ３ となる。したがってコンパレータ６ｏの出力により Ｔｏよ −（３ よジ済庇１′が叡いか低い７５−を判定できることにな
る。
第７図は２点の温度を検出する回路例である。
躯７トＩにおいてトランジスター１，１２，２１゜２２
．２３，３１，３２，３．’（，３４は第１図。
．２３，３１，３２，３．’（，３４は第１図。
第２図、第３図の回路が含まれている。７ｏ、７１はコ
ンパレータである。コンパレータ７０［ｆｄ■Ｇ２ と
Ｖｏ３が入力しており、コンパレータ７１にはＶＧ、と
ＶＧ２が入力している。したがって第７図の回路でコン
パレータ７０．７１の出力１ｇ号によって Ｔｏ↓Ｋ。
ンパレータである。コンパレータ７０［ｆｄ■Ｇ２ と
Ｖｏ３が入力しており、コンパレータ７１にはＶＧ、と
ＶＧ２が入力している。したがって第７図の回路でコン
パレータ７０．７１の出力１ｇ号によって Ｔｏ↓Ｋ。
と
Ｔ６＋に３
の２点の飴度が検出できる。
第８図は３点の貌度を検出する回路例である。
第８図は娘７図の回路に史にコンパレータ８ｏを力Ｖｌ
えた回路であり、トランジスター１，１２，２］ 、２
２，２３，３１．３２，３３．３４及びコンパレータ７
０．７１は第７図の同番号のトランジスタ及びコンパレ
ータにそれぞれ対応している。
えた回路であり、トランジスター１，１２，２］ 、２
２，２３，３１．３２，３３．３４及びコンパレータ７
０．７１は第７図の同番号のトランジスタ及びコンパレ
ータにそれぞれ対応している。
コンパレータ８０にはＶｏ、とＶＧ３が入力している。
したがって第８図の回路でコンパレータ７０，７１．８
■の出力信号によって Ｔｏ−Ｉ−ＫＩ Ｔｏ＋ Ｋ２ Ｔ Ｏ十Ｋ ３ の３点の温度が検出できる。
■の出力信号によって Ｔｏ−Ｉ−ＫＩ Ｔｏ＋ Ｋ２ Ｔ Ｏ十Ｋ ３ の３点の温度が検出できる。
また、以上は−Ｖｓｓ （Ｑ電位）との間にスレッシュ
ホールド電圧の電圧、スレッシュホールド電圧の和の電
圧、スレッシュホールド電圧の差の電圧を取シ出して１
０用する場合について述べたが、第１図、第２図、第３
図においてＰチャネルＭ ［ＪＳトランジスタとＮチャ
ネルＭＯＢ ）ランジスタの関係を相互に入れ替えると
、＋ｖＤＤとの間にそれぞれスレッシュホールド電圧の
Ｗ圧、スレッシュホールド鵠、圧の本１の電圧、スレッ
シュホールド′シ圧の差の電圧がＩｊＭり出ぜ、「ｂ」
様に利用することが出デる。
ホールド電圧の電圧、スレッシュホールド電圧の和の電
圧、スレッシュホールド電圧の差の電圧を取シ出して１
０用する場合について述べたが、第１図、第２図、第３
図においてＰチャネルＭ ［ＪＳトランジスタとＮチャ
ネルＭＯＢ ）ランジスタの関係を相互に入れ替えると
、＋ｖＤＤとの間にそれぞれスレッシュホールド電圧の
Ｗ圧、スレッシュホールド鵠、圧の本１の電圧、スレッ
シュホールド′シ圧の差の電圧がＩｊＭり出ぜ、「ｂ」
様に利用することが出デる。
第１図はスレッシュホールド電圧の電圧を取り出す回ド
゛−例、第２１狛はスレッシュホールド電圧の和の′針
圧を取り出す回路例１、第３図はスレッシュホールド電
圧の差の鵞８Ｅを取り出す回路例、第４し１１は不発明
の実施例の第１例、第５図は本発明の実施例の第２例、
第６図は本颯明の実施例の第３例、第７図は本発明の実
施例の第４例、第８図は本発明の実施例の第５例である
。 １１．２１．２：’、３１．，３３・・ＰチャネルＭ
ＯＳ トランジスタ １２ 、２３ 、３２ 、３４・・Ｎチャネル■［）Ｓ
トランジスタ ４０．５０，６０，７０，７１，８０◆・コンパレータ 以 上 出願人 忙式会社防肋都゛工會 代理人 弁蜘士最 上 務 第１図 第２図 木 、：＞ 二 第４図 第７図 一ｓｓ （０遷イを 第８図
゛−例、第２１狛はスレッシュホールド電圧の和の′針
圧を取り出す回路例１、第３図はスレッシュホールド電
圧の差の鵞８Ｅを取り出す回路例、第４し１１は不発明
の実施例の第１例、第５図は本発明の実施例の第２例、
第６図は本颯明の実施例の第３例、第７図は本発明の実
施例の第４例、第８図は本発明の実施例の第５例である
。 １１．２１．２：’、３１．，３３・・ＰチャネルＭ
ＯＳ トランジスタ １２ 、２３ 、３２ 、３４・・Ｎチャネル■［）Ｓ
トランジスタ ４０．５０，６０，７０，７１，８０◆・コンパレータ 以 上 出願人 忙式会社防肋都゛工會 代理人 弁蜘士最 上 務 第１図 第２図 木 、：＞ 二 第４図 第７図 一ｓｓ （０遷イを 第８図
Claims (1)
- Ｍ Ｉ＋ Ｓ集積回路においてトランジスタのスレッシ
ュホールド電圧の電圧を取り出す回路、トランジスタの
スレッシュホールド電圧の和の電圧を取り 出を回路、
）ランジスタのスレッシュホールド電圧の差の電圧を取
シ出す回路のいずれか少くとも２つ以上の回路と、前記
回路から取シ出した電圧を入力とするコンパレータから
なることを特徴とする温度検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9258982A JPS58208631A (ja) | 1982-05-31 | 1982-05-31 | 温度検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9258982A JPS58208631A (ja) | 1982-05-31 | 1982-05-31 | 温度検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58208631A true JPS58208631A (ja) | 1983-12-05 |
| JPH0451776B2 JPH0451776B2 (ja) | 1992-08-20 |
Family
ID=14058627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9258982A Granted JPS58208631A (ja) | 1982-05-31 | 1982-05-31 | 温度検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58208631A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4768339B2 (ja) * | 2005-07-15 | 2011-09-07 | 株式会社リコー | 温度検出回路およびそれを用いた発振周波数補正装置 |
-
1982
- 1982-05-31 JP JP9258982A patent/JPS58208631A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0451776B2 (ja) | 1992-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI429158B (zh) | 負電壓保護之電子系統、資料通信系統與方法 | |
| TWI581153B (zh) | 內嵌式觸控螢幕及適用於內嵌式觸控螢幕的控制器 | |
| CN107204610A (zh) | 驱动电路 | |
| EP0219846A2 (en) | Latch circuit tolerant of undefined control signals | |
| JPS58208631A (ja) | 温度検出回路 | |
| US7782116B2 (en) | Power supply insensitive voltage level translator | |
| CN101674020A (zh) | 降低漏电流的电平转换器 | |
| CN106547332B (zh) | 电源启动重置电路、电源启动重置方法及其电子装置 | |
| CN108702152A (zh) | 一种侦测时序错误的电路、触发器和锁存器 | |
| JPS6213120A (ja) | 半導体装置 | |
| JPS6486549A (en) | Output buffer circuit | |
| CN113794472B (zh) | 上电检测电路、gpio接口电路及集成电路芯片 | |
| JPS5945720A (ja) | Ｃｍｏｓ論理回路 | |
| JPH03109626A (ja) | 入出力回路 | |
| JPH0287711A (ja) | 半導体集積回路 | |
| Nayaka | High-frequency transistor amplifier analysis | |
| JPS57183184A (en) | Synchronous separating circuit | |
| JPH0795046A (ja) | Ｃｍｏｓ型インバータ回路 | |
| JPS63161719A (ja) | ラツチ回路 | |
| JPH0470207A (ja) | 中間電位発生回路 | |
| Simon | A countable dense-in-itself dense P-set.(English summary) | |
| Nema et al. | Unique Fixed Point Theorem in Hilbert Space for Asymptotical Regular Mapping | |
| US20090072890A1 (en) | Bias control circuitry for amplifiers and related systems and methods of operation | |
| JPH0795032A (ja) | Ｃｍｏｓ型インバータ回路 | |
| JPH0559971U (ja) | スイッチ回路 |