CN101674020A - 降低漏电流的电平转换器 - Google Patents

降低漏电流的电平转换器 Download PDF

Info

Publication number
CN101674020A
CN101674020A CN200910147610A CN200910147610A CN101674020A CN 101674020 A CN101674020 A CN 101674020A CN 200910147610 A CN200910147610 A CN 200910147610A CN 200910147610 A CN200910147610 A CN 200910147610A CN 101674020 A CN101674020 A CN 101674020A
Authority
CN
China
Prior art keywords
circuit
transistor
switching transistor
voltage source
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910147610A
Other languages
English (en)
Inventor
房敬良
吴宜璋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ralink Technology Corp Taiwan
Original Assignee
Ralink Technology Corp Taiwan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ralink Technology Corp Taiwan filed Critical Ralink Technology Corp Taiwan
Publication of CN101674020A publication Critical patent/CN101674020A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H03K3/35613—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit the input circuit having a differential configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit

Landscapes

  • Logic Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明提出了一种降低漏电流的电平转换器。本发明关于一种电平转换电路，特别关于一种可降低漏电流及功率损耗的电平转换电路。在一个至多个实施例中，提供一种方法、装置和电脑程序产品，通过最小化耦合至改进的电平转换电路的电路的漏电流以对输入电压进行电平转换。在实施例中，该方法包含提供该电路的低电压域，并提供当该电路的低电压域不稳定时，关闭该晶体管，且当该电路的该低电压域稳定时，导通该切换晶体管。

Description

降低漏电流的电平转换器
技术领域
本发明涉及一种电平转换电路，特别涉及一种可提供用以降低漏电流及功率损耗的电平转换电路。
背景技术
在数字电路中具有多个操作在不同电源电压的电源域，而电平转换电路常常用以在不同电源域中转换逻辑电平。例如，本领域技术人员应了解许多数字电路可能具有1.2V和3.3V的电源域，因此需要电平转换电路(或电平转换器)以将1.2V的数字信号转换至3.3V。在传统方式中，电平转换电路通常应用在此类数字电路以由较低电压(电平)操作电路转换输出电压至较高(电平)电压操作电路，使其可使用于较高电压操作电路和/或通过外加输出，例如接脚、连接端口或其类似者以提供输出。
举例而言，现有技术是使输出缓冲电路使用电平转换电路，该电平转换电路耦接至不同于电压源电压的供应电源。在本例中，为了响应输入电压信号值，该电平转换电路会尝试使用一组输出驱动器以提供足够的输出电压。
上述现有的电平转换电路的操作部署可能包括互补式金属氧化物半导体(CMOS)集成电路，其中CMOS电平转换器被使用以作为现行的CMOS电路和使用背景技术制造的集成电路(IC)元件的接口。在此方案下，通常会发现现今技术下集成电路内的CMOS电压电平和背景技术下集成电路内的CMOS电压电平是不同的。因此，一个方法是使用电平转换器以提供不同CMOS电压电平间的接口，所以目前IC元件经常包括输出缓冲电路以容许驱动高于核心电压的电压。
图1显示了一种现有的电平转换电路100。晶体管M1(110)和M2(120)被配置用以放大互补性的输入信号Input1(130)和Input2(140)，其中，每一信号典型地由使用者假定为已被逻辑地妥当限定(例如，Vcc或是Gnd，以及彼此的互补)。参照图1，晶体管M3(150)和M4(160)在现有电路中一般被配置以形成交互耦合的锁存器，其尝试产生输出电压Output1(170)和Output2(180)。本领域技术人员应能了解除了图1所示的范例外，该现有电平转换电路也可能存在其他变化和设置。
然而在实现上，所述假定并不正确。在现有电平转换电路中，输入信号Input1(130)和Input2(140)的电压常常不会被逻辑地妥当限定，其值可能落在Vcc和Gnd之间，且并非彼此的互补。该现象发生在驱动Input1和Input2的逻辑门的供应电压关闭时。
一个范例是在Input1和Input2的电压并非被逻辑地妥当限定时，Output1和Output2被分别拴锁至地端和Vcc。在此情况下，参考图1，当Input1的电压不是接地时，漏电流一般会由供应电压、晶体管M3和M1横移至地端。在本范例中，由于漏电流的产生，功率损耗也会增加。
据此，期待一种方法以在输入电压可能未被逻辑地妥当限定的情况下降低漏电流和降低功率损耗。本发明于此强调此需求。
发明内容
提供一种电平转换输入电压的方法，其基于最小化耦合至改进的电平转换电路的电路的漏电流。该电平转换电路具有一切换晶体管，其容许将电流切换至与之配置的电平转换次电路，以及低电压域。
在实施例中揭示一种具有改进的电平转换电路的装置，该电平转换电路包含与电平转换次电路配置的切换晶体管，用以最小化漏电流，该电路包含：切换晶体管，其可切换电流至与之配置的电平转换次电路，当该耦合电路的该低电压域不稳定时，关闭该切换晶体管，且当该耦合电路的该低电压域稳定时，导通该切换晶体管。
在另一实施例中揭示一种改进的电平转换电路，其包含切换晶体管配置与电平转换电路，用以最小化漏电流，该改进电路包含：切换晶体管，其可切换电流至与之电耦合和交流的电平转换电路，当该耦合电路的低电压域不稳定时，关闭该切换晶体管，且当该耦合电路的该低电压域稳定时，导通该切换晶体管。
在又一实施例中揭示一种提供降低漏电流的电子电路，其具有电路以转换，以及交流于该电路以转换的切换晶体管。
附图说明
图1显示现有的电平转换电路；
图2显示改进的电平转换器结构；以及
图3显示改进的电平转换器结构。
主要元件符号说明
100    电平转换电路
110    晶体管M1
120    晶体管M2
150    晶体管M3
160    晶体管M4
200    电平转换电路
210    晶体管M11
220    晶体管M12
230    晶体管M13
240    晶体管M14
250    晶体管M16
300    电平转换电路
310    晶体管M21
320    晶体管M22
330    晶体管M23
340    晶体管M24
350    晶体管M26
具体实施方式
本发明涉及一种电平转换电路，特别涉及一种可降低漏电流及功率损耗的电平转换电路。以下叙述的表示是为使本领域技术人员能了解其内容并可据以实施。优选实施例的不同修改和在此描述的一般性原则和特点对于本领域技术人员而言为明显的。因此，本发明不应受限于所示的实施例，而应基于上述原则和特点给予一致性的最宽广的范围。
图2是根据本发明一实施例绘示的电路200，其由低电压域转换至高电压域。
图2显示改进的电平转换器结构，其中晶体管M16(250)被加入电平转换电路，例如现有电平转换电路的电路。参照图2，本发明依上述方式可通过在来自供应电压的输入电压未被逻辑地妥当限定的期间关闭电平转换功能和漏电途径来防止漏电流和非必要的功率损耗。图2中一旦确定输入电压(例如低电压域)是稳定的，本发明中的电平转换功能会被开启，然后来自供应电压的输入电压接着被逻辑地妥当限定。
参照图2，本发明的电平转换电路的一部分表示于205。再参照图2，晶体管M11(210)和M12(220)用以放大互补性的输入信号Input3(261)和Input4(262)。图2中的晶体管M13(230)和M14(240)用以形成交互耦合的锁存器，其产生输出电压Output3(263)和Output4(264)。图2中的晶体管M16(250)，用以连接晶体管M13(230)和M14(240)。控制信号，例如Control 12，标示为265。
本领域技术人员能了解本发明的一至多个实施例中提供的降低漏电流的方法，且在特定实施例中也可实现漏电流的消除。例如，当图2中Control 12(265)上拉至逻辑高电平时，晶体管M16(250)会关闭以减少或消除从供应电压至地端的漏电流。再者，当图2中Control 12(265)下拉至逻辑低电平时，晶体管M16(250)会开启，且该电路的实施可提供将输出信号由较低电压操作电路转换至较高电压操作电路的运作能力。
图2中的晶体管M16(250)于操作时可能通过各种形式开启或关闭，其包含但不限制于：功率探测电路、切换电路、或者其他电路或软件，其与晶体管M16或本发明的电路配置。
图3是根据本发明另一实施例绘示的电路300，其由低电压域转换至高电压域。
图3显示改进的电平转换器结构300，其中晶体管M26(350)被加入现有的电平转换电路。参照图3，本发明依上述方式，可通过在来自供应电压的输入电压未被逻辑地妥当限定的期间关闭电平转换功能和漏电途径，以防止漏电流和非必要的功率损耗。图3中一旦确定输入电压是稳定的，本发明中的电平转换功能会被开启，然后来自供应电压的输入电压接着被逻辑地妥当限定。输入电压稳定度的确定，例如稳定度测定或是测定手段，可能通过电压或功率探测电路、切换电路、或者其他配置以量测的电路或软件、感测或其他比较性地决定输入信号电压的稳定度。例如，该测定手段可进一步包含通过再次决定低电压域的电路是否稳定以提供再估测，并且之后提供任何关于再次决定的方式，例如当低电压域的电路不稳定时关闭切换晶体管，当低电压域的电路稳定时开启切换晶体管，或者该切换晶体管不动作。
参照图3，本发明的电平转换电路的一部分表示于305。再参照图3，晶体管M21(310)和M22(320)用以放大互补性的输入信号Input5(361)和Input6(362)，图3中的晶体管M23(330)和M24(340)用以形成交互耦合的锁存器，其尝试产生输出电压Output5(363)和Output6(364)。图3中的晶体管M26(350)用以连接晶体管M21(310)和M22(320)。控制信号，例如Control 22，标示于365。
图3中的晶体管M26(350)于操作时可能通过各种形式开启或关闭，其包含但不限制于：功率探测电路、切换电路、或者其他电路或软件，其与晶体管M16或本发明的电路配置。
本领域技术人员能了解本发明的一至多个实施例中提供降低漏电流的方法，且在特定实施例中也可实现漏电流的消除。例如，当图3中Control 22下拉至逻辑低电平时，晶体管M26(350)会关闭以减少或消除从供应电压至地端的漏电流。当图3中Control 22上拉至逻辑高电平时，晶体管M26(350)会开启，且该电路的实施可提供将输出信号由较低电压操作电路转换至较高电压操作电路的运作能力。
本发明可合并至各种形式的电子元件、系统和/或软件以及与本发明的目的相关的电脑程序，但不局限于以上所述。本发明可包含电路、集成电路、以及和/或与之整合的电路。
本发明在一个或更多个实施例中可实现于电子电路、元件、和/或半导体、以及其他排列的部分，本发明应用于现有的电平转换电路、与传统电路配置的元件以及新的半导体元件。本发明也应用于可提供逻辑地妥当限定的输入电压的电路，虽然本发明的优点在具有输入电压在操作时的某些周期间并未被逻辑地妥当限定的电路中更显适切。本领域技术人员应能了解本发明在不同的实施方式和排列下，可防止漏电流和降低由漏电流引起的功率损耗。
本发明使用的晶体管包含任何形式的P通道金属氧化物半导体(PMOS)、N通道金属氧化物半导体(NMOS)以及其他金属氧化物半导体(MOS)或其他晶体管类型，所述元件以各种排列方式或组合以提供本发明的可操作性。
此处关于输入电压的用语“逻辑地妥当限定”指输入电压具有Vcc或是接地(Gnd)的值，及输入电压是彼此互补的(例如一个为Vcc，另一个接地)。介于Vcc和接地之间的值被视为是非逻辑地妥当限定。
本发明的技术内容及技术特点已揭示如上，然而本领域技术人员仍可能基于本发明的指示及揭示而作种种不背离本发明实质的替换及修饰。因此，本发明的保护范围应不限于实施例所揭示者，而应包括各种不背离本发明的替换及修饰，并为权利要求书范围所涵盖。

Claims (20)

1、一种具有改进的电平转换电路的装置，用以最小化漏电流，该装置包含：
切换晶体管，其可切换电流至与之配置的电平转换次电路；以及
耦合电路的低电压域；
其中当该耦合电路的该低电压域不稳定时，关闭该切换晶体管，且当该耦合电路的该低电压域稳定时，导通该切换晶体管。
2、根据权利要求1所述的装置，其中该切换晶体管用以导通或关闭至该电平转换次电路的电流。
3、根据权利要求1所述的装置，其中该切换晶体管为P通道金氧半场效晶体管。
4、根据权利要求1所述的装置，其中该切换晶体管为N通道金氧半场效晶体管。
5、根据权利要求1所述的装置，其中该切换晶体管为P通道场效晶体管、N通道场效晶体管，或者为场效晶体管形式的晶体管的其中之一。
6、根据权利要求1所述的装置，其中该切换晶体管用以与该电平转换次电路排列以导通或关闭至该电平转换次电路的电流。
7、根据权利要求1所述的装置，其中该切换晶体管进一步提供从一个至多个电压源隔离该电平转换次电路的功能。
8、根据权利要求1所述的装置，其中该电平转换次电路包含：
输入单元，用以接收在第一电压源和第二电压源之间变化的第一信号；以及
电平转换单元，用以将该在该第一电压源和该第二电压源之间变化的第一信号转换至在该第一电压源和第三电压源之间变化的电平转换信号，该电平转换单元包含：
第一导通形式的第一晶体管，具有源电极，其耦接至该第一电压源；及
第一导通形式的第二晶体管，具有源电极，其耦接至该第一电压源。
9、根据权利要求8所述的装置，其中当该切换晶体管为设定为高阻抗设定的PMOS晶体管时，该切换晶体管为截止；当该切换晶体管为设定为高阻抗设定的NMOS晶体管时，该切换晶体管为截止。
10、一种改进的电平转换电路，用以最小化漏电流，该电平转换电路包含：
切换晶体管，其可切换电流至与之电性耦合和交流的电平转换电路；以及
切换手段，用以在该耦合电路的低电压域不稳定时，关闭该切换晶体管，且当该耦合电路的该低电压域稳定时，导通该切换晶体管。
11、根据权利要求10所述的电路，其中该切换晶体管用以导通或关闭至该电平转换电路的电流。
12、根据权利要求10所述的电路，其中该切换晶体管为P通道金氧半场效晶体管。
13、根据权利要求10所述的电路，其中该切换晶体管为N通道金氧半场效晶体管。
14、根据权利要求10所述的电路，其中该切换晶体管为P通道场效晶体管、N通道场效晶体管，或者为场效晶体管形式的晶体管的其中之一。
15、根据权利要求10所述的电路，其中该切换晶体管用以与该电平转换电路排列以导通或关闭至该电平转换电路的电流。
16、根据权利要求10所述的电路，其中该切换晶体管进一步提供从一个至多个电压源隔离该电平转换电路的功能。
17、根据权利要求10所述的电路，其中该电平转换电路包含：
输入单元，用以接收在第一电压源和一第二电压源之间变化的第一信号；以及
电平转换单元，用以将该在该第一电压源和该第二电压源之间变化的第一信号转换至在该第一电压源和第三电压源之间变化的电平转换信号，该电平转换单元包含：
第一导通形式的第一晶体管，具有源电极，其耦接至该第一电压源；及
第一导通形式的第二晶体管，具有源电极，其耦接至该第一电压源。
18、根据权利要求17所述的电路，其中当该切换晶体管为设定为高阻抗设定的PMOS晶体管时，该切换晶体管为截止；当该切换晶体管为设定为高阻抗设定的NMOS晶体管时，该切换晶体管为截止。
19、一种提供降低漏电流的电子电路，该电子电路包含：
切换晶体管，其可切换电流至该电路以进行转换；及
输入电压源耦合至该电子电路；
其中当该输入电压源的电压不稳定时，该切换晶体管切换至关闭状态，或者当该输入电压源的电压稳定时，该切换晶体管切换至导通状态。
20、根据权利要求19所述的电子电路，其中该切换晶体管为P通道场效晶体管、N通道场效晶体管，或者为场效晶体管形式的晶体管的其中之一。
CN200910147610A 2008-09-11 2009-06-09 降低漏电流的电平转换器 Pending CN101674020A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/209,140 US20100060338A1 (en) 2008-09-11 2008-09-11 Level shifter with reduced leakage
US12/209,140 2008-09-11

Publications (1)

Publication Number Publication Date
CN101674020A true CN101674020A (zh) 2010-03-17

Family

ID=41798708

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910147610A Pending CN101674020A (zh) 2008-09-11 2009-06-09 降低漏电流的电平转换器

Country Status (3)

Country Link
US (1) US20100060338A1 (zh)
CN (1) CN101674020A (zh)
TW (1) TW201012067A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105446405A (zh) * 2014-08-26 2016-03-30 联咏科技股份有限公司 位准转换器
CN107408938A (zh) * 2015-04-01 2017-11-28 高通股份有限公司 低功率宽量程电平移位器
CN107888165A (zh) * 2017-12-18 2018-04-06 中国电子科技集团公司第四十七研究所 低压总线信号锁存器
CN108322210A (zh) * 2017-01-16 2018-07-24 中芯国际集成电路制造(上海)有限公司 一种电平转换电路

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6921780B2 (ja) 2018-04-13 2021-08-18 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100379610B1 (ko) * 2001-04-18 2003-04-08 삼성전자주식회사 전압 레벨 차이로 인한 누설 전류를 효과적으로 차단할 수있는 전압 레벨 변환 장치를 구비한 온-칩 시스템
US6882200B2 (en) * 2001-07-23 2005-04-19 Intel Corporation Controlling signal states and leakage current during a sleep mode
KR100558549B1 (ko) * 2003-12-05 2006-03-10 삼성전자주식회사 외부 전원전압 제어기능을 갖는 반도체 장치 및 그에 따른제어방법
US7675345B2 (en) * 2007-07-24 2010-03-09 Texas Instruments Incorporated Low-leakage level-shifters with supply detection

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105446405A (zh) * 2014-08-26 2016-03-30 联咏科技股份有限公司 位准转换器
CN105446405B (zh) * 2014-08-26 2017-06-09 联咏科技股份有限公司 位准转换器
CN107408938A (zh) * 2015-04-01 2017-11-28 高通股份有限公司 低功率宽量程电平移位器
CN107408938B (zh) * 2015-04-01 2018-12-04 高通股份有限公司 低功率宽量程电平移位器
CN108322210A (zh) * 2017-01-16 2018-07-24 中芯国际集成电路制造(上海)有限公司 一种电平转换电路
CN107888165A (zh) * 2017-12-18 2018-04-06 中国电子科技集团公司第四十七研究所 低压总线信号锁存器
CN107888165B (zh) * 2017-12-18 2024-02-23 中国电子科技集团公司第四十七研究所 低压总线信号锁存器

Also Published As

Publication number Publication date
TW201012067A (en) 2010-03-16
US20100060338A1 (en) 2010-03-11

Similar Documents

Publication Publication Date Title
US10177764B2 (en) Input/output circuit
US6963226B2 (en) Low-to-high level shifter
US6714060B2 (en) Master slave flip-flop circuit functioning as edge trigger flip-flop
US7205820B1 (en) Systems and methods for translation of signal levels across voltage domains
US7061299B2 (en) Bidirectional level shifter
US8354873B2 (en) Transmission gate and semiconductor device
US20030042965A1 (en) Semiconductor device
KR101293845B1 (ko) 지연 회로
JP4763192B2 (ja) 標準ｃｍｏｓプロセスの高電圧保護回路
US11567516B2 (en) Power management circuit and method for integrated circuit having multiple power domains
KR100472836B1 (ko) 고속 샘플링 수신기
JP5198309B2 (ja) レベルシフタ回路
CN103023469A (zh) 一种栅压自举开关电路
EP2207262A2 (en) Clocked d-type flip flop circuit
CN101674020A (zh) 降低漏电流的电平转换器
CN107408946B (zh) 配置用于栅极过偏置的晶体管和由此而来的电路
US10411687B2 (en) Near zero quiescent current circuit for selecting a maximum supply voltage
TW200616331A (en) Voltage tolerant structure for I/O cells
US8274303B2 (en) Schmitt trigger with test circuit and method for testing
US7755392B1 (en) Level shift circuit without high voltage stress of transistors and operating at low voltages
US6998895B2 (en) System for reducing leakage in integrated circuits during sleep mode
KR100308208B1 (ko) 반도체집적회로장치의입력회로
US7893726B1 (en) Leakage compensation and improved setup/hold time in a dynamic flip-flop
US7782116B2 (en) Power supply insensitive voltage level translator
CN104205650A (zh) 基于反相器和开关电容器的静噪检测器装置和方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20100317