JPS58206255A - 伝送系の二重化方式 - Google Patents
伝送系の二重化方式Info
- Publication number
- JPS58206255A JPS58206255A JP9007682A JP9007682A JPS58206255A JP S58206255 A JPS58206255 A JP S58206255A JP 9007682 A JP9007682 A JP 9007682A JP 9007682 A JP9007682 A JP 9007682A JP S58206255 A JPS58206255 A JP S58206255A
- Authority
- JP
- Japan
- Prior art keywords
- transmitting
- data
- transmission
- input
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/22—Arrangements for detecting or preventing errors in the information received using redundant apparatus to increase reliability
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はデータを遠隔地に伝送する伝送系の二重化方式
の改良に関する。
の改良に関する。
〔発明の技術的背景お工びその問題点〕従来、多菫のデ
ータケ伝送する場合、その伝送系の信頼性を高め、かつ
伝送時間の短縮イしｒ図るために、伝込系葡二重化して
いる場合力蓋多い。第１図はその１つの方式？採用した
構成図であって、これは送信端側に２組の送信装置１゜
２紫、一方受信端側にも同様に２組の受信装置３．４お
よび同装置３，４の受信データの何れか１つ？出力する
中継部５？］ｌ−それぞれ配置するとともに、これらの
送受信装置間茫各組ごとに伝送路６，７で接続してなる
構成である０モして、送信すべき複数のデータＳ ■、
〜５Ｉｎｉパラレルに送信装置１，２に入力し、更に同
装置１゜２から２つの伝送路６，７忙介してパラレルに
総てのデータＳＩ、〜ＳＩｎ ’（伝送する方式であ
る０ 次に、第２図は同じく二重化方式の他の例であって、こ
れは複数のデータＳＩ、〜ＳＩｎ のうちデータＳＩ
、〜ＳＩｉ ｆ送信装置１に、データＳＩｉ＋、〜Ｓ
Ｉｎ ｋ送信装置２に分割供給して伝送するとともに
、どちらか一方の伝送系に異常が生じ次とき正常な伝送
系の送信装置例えば１紫用いて総てのデータＳＩ、〜Ｓ
Ｉｎ ’ｆｇ伝送する方式である。従って、この場合
、受信端側の中継部５′は伝送系の状態に応じてそＤ入
力端ケ−切換えて出力データＳＯ１〜ＳＯｎ ’ｚ出
力し信号処理の用に供している。
ータケ伝送する場合、その伝送系の信頼性を高め、かつ
伝送時間の短縮イしｒ図るために、伝込系葡二重化して
いる場合力蓋多い。第１図はその１つの方式？採用した
構成図であって、これは送信端側に２組の送信装置１゜
２紫、一方受信端側にも同様に２組の受信装置３．４お
よび同装置３，４の受信データの何れか１つ？出力する
中継部５？］ｌ−それぞれ配置するとともに、これらの
送受信装置間茫各組ごとに伝送路６，７で接続してなる
構成である０モして、送信すべき複数のデータＳ ■、
〜５Ｉｎｉパラレルに送信装置１，２に入力し、更に同
装置１゜２から２つの伝送路６，７忙介してパラレルに
総てのデータＳＩ、〜ＳＩｎ ’（伝送する方式であ
る０ 次に、第２図は同じく二重化方式の他の例であって、こ
れは複数のデータＳＩ、〜ＳＩｎ のうちデータＳＩ
、〜ＳＩｉ ｆ送信装置１に、データＳＩｉ＋、〜Ｓ
Ｉｎ ｋ送信装置２に分割供給して伝送するとともに
、どちらか一方の伝送系に異常が生じ次とき正常な伝送
系の送信装置例えば１紫用いて総てのデータＳＩ、〜Ｓ
Ｉｎ ’ｆｇ伝送する方式である。従って、この場合
、受信端側の中継部５′は伝送系の状態に応じてそＤ入
力端ケ−切換えて出力データＳＯ１〜ＳＯｎ ’ｚ出
力し信号処理の用に供している。
ところが、前者の方式は、２つの伝送路６゜７そ有して
いながらこれらの伝送路６＊ ７１’て同じデータＳＩ
、〜ＳＩｎ ’ｚ同時ンて伝送しているので、伝送時
間の短帰化は望めず、ま、′ｊ２ ｍの受信装置３，４
の受信データケ１つにまとめ゛ＣＣ方力る之めの中継部
５倉必要とする問題がある０次に、後者の方式は、画伝
送系とも正常の場合にはデータＳＩ、〜ＳＩｎ ’ｚ
分割して伝送するので伝送時間の短縮化を図ることがで
きるが、何れか一方の伝送系に異常が生じ比ときそれ勿
検出して正常側の送信装置１又は２に分割データＳＴＩ
〜ＳＩ ｉ 、ＳＩｉ＋１〜ＳＩｎ （ｚ所要の順序
で供給する必要があるので非常に厄介である。ま友、中
継部５′は受信装置３，４０４つつ異なる出力態様のデ
ータに選析的に取り込んで出力する必要があり構成の複
雑化は否めなかったＣ〔発明の目的〕 本発明は上記実情に、つ１んがみてなされたものること
なく二重化を可能にする伝送系の二重化方式ｔｉ供する
こと？目的とする０ 〔発明の概要〕 本発明は２組の送信部をもつ之送信装置と２組の受信部
をもつ之受信装置と？各組の送・受信部ごとに伝送路で
結んで２つの伝送系を構成するとともに、分割され次入
力データ？所定単位データごとに交互に伝送系を変えて
伝送することにエリ、上記目的物達成せんとする伝送系
の二重化方式である。
いながらこれらの伝送路６＊ ７１’て同じデータＳＩ
、〜ＳＩｎ ’ｚ同時ンて伝送しているので、伝送時
間の短帰化は望めず、ま、′ｊ２ ｍの受信装置３，４
の受信データケ１つにまとめ゛ＣＣ方力る之めの中継部
５倉必要とする問題がある０次に、後者の方式は、画伝
送系とも正常の場合にはデータＳＩ、〜ＳＩｎ ’ｚ
分割して伝送するので伝送時間の短縮化を図ることがで
きるが、何れか一方の伝送系に異常が生じ比ときそれ勿
検出して正常側の送信装置１又は２に分割データＳＴＩ
〜ＳＩ ｉ 、ＳＩｉ＋１〜ＳＩｎ （ｚ所要の順序
で供給する必要があるので非常に厄介である。ま友、中
継部５′は受信装置３，４０４つつ異なる出力態様のデ
ータに選析的に取り込んで出力する必要があり構成の複
雑化は否めなかったＣ〔発明の目的〕 本発明は上記実情に、つ１んがみてなされたものること
なく二重化を可能にする伝送系の二重化方式ｔｉ供する
こと？目的とする０ 〔発明の概要〕 本発明は２組の送信部をもつ之送信装置と２組の受信部
をもつ之受信装置と？各組の送・受信部ごとに伝送路で
結んで２つの伝送系を構成するとともに、分割され次入
力データ？所定単位データごとに交互に伝送系を変えて
伝送することにエリ、上記目的物達成せんとする伝送系
の二重化方式である。
第３図は本発明方式を適用し九六送系の概略構成で示す
図である。同図において分割され九人カデータＳＩＩ
〜Ｓｒ ｉ、ＳＩｉ＋１ ”ＳＩｎ は送１装置１１
に内置する２一つの送信部に個別に入力される。こｎら
の送信部は所定単位の入力データごとに同期ビットおよ
びアドレスビットγ付して各砥送路１２，１３に送出Ｔ
るもの？あるが、このとき前記所定単位ごとの入力デー
タｒ送出Ｔるごとに交互にム送路１２．１３に変えて送
出する０こ汎らの伝送路１２．１３に工って送られてき
ｔデータは受信７ｔ１．１４の２つの受信部で受着した
後、前記アドレスビットから判断して前述する分割入力
データごとにまとめて出力しデータ処理用に供するもの
である。従って、この伝送系は、送信装置Ｌ１１の一方
の送信部−伝送路１２−受信装置１４の一方の受信部ケ
もって第１の伝送系を構成し、１、を送信装置１１の他
方の送信部−伝送路１３−受君装置１４の他方の受信部
ｒもって第２の伝送系勿構成している。しかも、分割さ
れに人カデータＳ工、〜ＳＸｌ とＳＩ ｉ＋＋ 〜Ｓ
Ｉ ｎ とｔ同数とすれば、３０１〜ＳＯｉ と
ＳＯ１＋１〜Ｓ Ｏｎ の出力データも同数となるので
、伝送系は二Ｘ！ヒさ、几、２ ’、ｆ４成となってい
る。
図である。同図において分割され九人カデータＳＩＩ
〜Ｓｒ ｉ、ＳＩｉ＋１ ”ＳＩｎ は送１装置１１
に内置する２一つの送信部に個別に入力される。こｎら
の送信部は所定単位の入力データごとに同期ビットおよ
びアドレスビットγ付して各砥送路１２，１３に送出Ｔ
るもの？あるが、このとき前記所定単位ごとの入力デー
タｒ送出Ｔるごとに交互にム送路１２．１３に変えて送
出する０こ汎らの伝送路１２．１３に工って送られてき
ｔデータは受信７ｔ１．１４の２つの受信部で受着した
後、前記アドレスビットから判断して前述する分割入力
データごとにまとめて出力しデータ処理用に供するもの
である。従って、この伝送系は、送信装置Ｌ１１の一方
の送信部−伝送路１２−受信装置１４の一方の受信部ケ
もって第１の伝送系を構成し、１、を送信装置１１の他
方の送信部−伝送路１３−受君装置１４の他方の受信部
ｒもって第２の伝送系勿構成している。しかも、分割さ
れに人カデータＳ工、〜ＳＸｌ とＳＩ ｉ＋＋ 〜Ｓ
Ｉ ｎ とｔ同数とすれば、３０１〜ＳＯｉ と
ＳＯ１＋１〜Ｓ Ｏｎ の出力データも同数となるので
、伝送系は二Ｘ！ヒさ、几、２ ’、ｆ４成となってい
る。
次、て、第４図１ま第３図を具体化しｍ構成り１である
。先ず、送１袋５Ｌ１１は、分割さ、ｒｔ、 、、起入
力データＳ Ｉｔ 〜Ｓ ｒ ｉ とＳ１１＋１〜Ｓ
Ｉ ｎ ｌ（交互に第１および第２の伝送系に取り
込む入力切換部１１１と、この入力切換部１１１で取り
込んだ所定単位データごとに同期ビットとアドレスビッ
ト？付して伝送路１２．１３へ送出する２つの送信部１
１２，１１３と、この送信部１１２゜１１３の同期ビッ
トＳｂ又は伝送系異常に；るダウ／信号ｄｉ受けて切換
制御信号を出力する切換制御部１１４とを備えている。
。先ず、送１袋５Ｌ１１は、分割さ、ｒｔ、 、、起入
力データＳ Ｉｔ 〜Ｓ ｒ ｉ とＳ１１＋１〜Ｓ
Ｉ ｎ ｌ（交互に第１および第２の伝送系に取り
込む入力切換部１１１と、この入力切換部１１１で取り
込んだ所定単位データごとに同期ビットとアドレスビッ
ト？付して伝送路１２．１３へ送出する２つの送信部１
１２，１１３と、この送信部１１２゜１１３の同期ビッ
トＳｂ又は伝送系異常に；るダウ／信号ｄｉ受けて切換
制御信号を出力する切換制御部１１４とを備えている。
この切換制御部１１４は例えば２つのオアゲート１１５
ｊ１１６とこれら、のオアゲート１１５，１１６の出力
で切換制御信号を発するアンドゲート１１７とで構成さ
れている。図中、ａ、ｂは切換制御信号に応動して開閉
する開閉素子である。
ｊ１１６とこれら、のオアゲート１１５，１１６の出力
で切換制御信号を発するアンドゲート１１７とで構成さ
れている。図中、ａ、ｂは切換制御信号に応動して開閉
する開閉素子である。
一方、受信装置１４は、２つの受信波［ＪＪＬ１４２と
、この受信データの中のアドレスビットケ検出して分割
入力データＳＩ、〜ＳＩｉ。
、この受信データの中のアドレスビットケ検出して分割
入力データＳＩ、〜ＳＩｉ。
５Ｉｉ−＋〜ＳＩｎ に対応する出力データＳＯ，〜
８０ ｉ ｅ ＳＯ１＋１〜Ｓｏｎ に分けて出力す
る出力制御部１４３とｔ備えている。
８０ ｉ ｅ ＳＯ１＋１〜Ｓｏｎ に分けて出力す
る出力制御部１４３とｔ備えている。
欠に、本発明方式の作用を説明するＵ分割さ八ｆｃ 入
カテー９ Ｓ Ｉ、〜Ｓ Ｉ ｉ 、 ＳＩ ｉｌｌ
〜ｓＩ ｎ）；Ｊ、 入力切洟部１ノーの各開閉素子ａ
、ａｉ経て２つの送信部１１２，１１３へ個別に供給さ
れる。
カテー９ Ｓ Ｉ、〜Ｓ Ｉ ｉ 、 ＳＩ ｉｌｌ
〜ｓＩ ｎ）；Ｊ、 入力切洟部１ノーの各開閉素子ａ
、ａｉ経て２つの送信部１１２，１１３へ個別に供給さ
れる。
ここで、こ、ｉＬらの送信部１１２，１１３は所定単位
ゲータ例えばＳＬ ＋ ＳＩｉ＋、又はＳ Ｌ −３Ｉ
ｉ。
ゲータ例えばＳＬ ＋ ＳＩｉ＋、又はＳ Ｌ −３Ｉ
ｉ。
ＳＩｉ＋、〜ＳＩｎ ごとに同期ビットとアドレスビ
ットに付して各伝送路１２．１３に送出するとともに、
またデータの終りに付される同期ピッ）Ｓｂｉ切換制御
部１１４にも送出する０ここで、切換制御部１１４は２
つの送信部１１２゜１１３からの同期ビットｓｂの有り
を検出して切換制御信号ｒ−力し、開閉素子す、ｂ２オ
ンとし、開閉素子ａ、ａ２オフとする。これに↓す、一
方の分割入力データＳＩ、〜ＳＩｉは第２の伝送系の送
１百部１１３に、他方の分割入力データＳＩｉ＋＋〜Ｓ
Ｉｎ はｉｆの伝送系の送信部１１２□１１１ に入力される。
ットに付して各伝送路１２．１３に送出するとともに、
またデータの終りに付される同期ピッ）Ｓｂｉ切換制御
部１１４にも送出する０ここで、切換制御部１１４は２
つの送信部１１２゜１１３からの同期ビットｓｂの有り
を検出して切換制御信号ｒ−力し、開閉素子す、ｂ２オ
ンとし、開閉素子ａ、ａ２オフとする。これに↓す、一
方の分割入力データＳＩ、〜ＳＩｉは第２の伝送系の送
１百部１１３に、他方の分割入力データＳＩｉ＋＋〜Ｓ
Ｉｎ はｉｆの伝送系の送信部１１２□１１１ に入力される。
また、受信装置１４側では、２つの伝送路１２．１３’
（介して送られてくるデータ茫各受信部１４１，１４２
で受信して出力するが、こ−のとき後続の出力制御部１
４３は送信部１）２゜１１３で付されたアドレスビット
を判別して分割された入力データＳ Ｉ、 〜ｓＩｉ
、 Ｓ１１＋１〜Ｓ Ｉ ｎに対応する出力データＳＯ
，〜Ｓｏｔ 、 ＳＯ１＋１〜Ｓｏｎ に分けて出力
する。
（介して送られてくるデータ茫各受信部１４１，１４２
で受信して出力するが、こ−のとき後続の出力制御部１
４３は送信部１）２゜１１３で付されたアドレスビット
を判別して分割された入力データＳ Ｉ、 〜ｓＩｉ
、 Ｓ１１＋１〜Ｓ Ｉ ｎに対応する出力データＳＯ
，〜Ｓｏｔ 、 ＳＯ１＋１〜Ｓｏｎ に分けて出力
する。
ところで、第１の伝送系に異常が生じた場合、第１の伝
送系の送信部１１２−り切換制御部１１４にダウン信号
ｄが送られることになる。
送系の送信部１１２−り切換制御部１１４にダウン信号
ｄが送られることになる。
このｍめ、同切換制御部１１４はそのダウン信号と送信
部１１３の同期ビットｓｂとを検出して分割され九人カ
データＳＩ、〜ＳＩｉとＳＩｉ＋、〜ＳＩｎ とケ交
互に取り込んで第２の伝送系の送信部１１３を用いて受
信装置１４側へ送出する。
部１１３の同期ビットｓｂとを検出して分割され九人カ
データＳＩ、〜ＳＩｉとＳＩｉ＋、〜ＳＩｎ とケ交
互に取り込んで第２の伝送系の送信部１１３を用いて受
信装置１４側へ送出する。
従って、正常時には入カデータＳＩ、〜Ｓ工ＴＬご分割
して伝送できるので伝送時間の短縮化を図ることができ
、伝送系に異常が生じた場合でも分割入力データＳ ｌ
１＝ＳＩｉ 、 ＳＩｉ＋１〜Ｓ Ｉ ｎｉ、５５互に
取り込むためデータを支障なく伝送できる０なお、上記
実施例では、入力データＳＩ、〜ＳＩｎ ｖｉ−２分
割とし友が、例えばＳ Ｉ 、 〜ＳＩｅ ＝Ａ。
して伝送できるので伝送時間の短縮化を図ることができ
、伝送系に異常が生じた場合でも分割入力データＳ ｌ
１＝ＳＩｉ 、 ＳＩｉ＋１〜Ｓ Ｉ ｎｉ、５５互に
取り込むためデータを支障なく伝送できる０なお、上記
実施例では、入力データＳＩ、〜ＳＩｎ ｖｉ−２分
割とし友が、例えばＳ Ｉ 、 〜ＳＩｅ ＝Ａ。
５ＩＳ１−１−１〜Ｓ Ｉ ｍ ＝ Ｂ 、 ＳＩｍ＋
１〜Ｓ Ｉ ｎ ＝ Ｃのように３分割とし、第１の伝
送系でＡ＋Ｂのデータ、第２の伝送系でＢ＋Ｃのデータ
を送出してもよい。この方式は、特にＢのデータが重要
であるときに画伝送系を使用できるので有効である。
１〜Ｓ Ｉ ｎ ＝ Ｃのように３分割とし、第１の伝
送系でＡ＋Ｂのデータ、第２の伝送系でＢ＋Ｃのデータ
を送出してもよい。この方式は、特にＢのデータが重要
であるときに画伝送系を使用できるので有効である。
このようにすれば、Ｂは２／３の時間、Ａ、Ｃは１／３
の時間勿短縮でき、かつ第２の伝送系の異常時に第１の
伝送系のみで伝送する場合でもＢは１／３時間短縮でき
る０ 〔発明の効果〕 以上詳記しｍ；うに本発明に工れば、正常時に複数の入
力データを分割して２つの伝送路を使用して伝送できる
ので伝送時間の短縮化ケ図れる。ま友、異常時には分割
入力データ？送信装置で交互に取り込んで正常な伝送系
で伝送するのでデータケ支障なく伝送することができる
０″ｉた、送信装置は２つの送信部を備えてｕ′Ｘる力
よ、これらの入出力端はそれぞれ１個であり、受信端側
でもアドレスビットの判別によって分割入力データごと
の出力となるので簡単な構成とすることができる伝送系
の二１化方式忙提供できる０
の時間勿短縮でき、かつ第２の伝送系の異常時に第１の
伝送系のみで伝送する場合でもＢは１／３時間短縮でき
る０ 〔発明の効果〕 以上詳記しｍ；うに本発明に工れば、正常時に複数の入
力データを分割して２つの伝送路を使用して伝送できる
ので伝送時間の短縮化ケ図れる。ま友、異常時には分割
入力データ？送信装置で交互に取り込んで正常な伝送系
で伝送するのでデータケ支障なく伝送することができる
０″ｉた、送信装置は２つの送信部を備えてｕ′Ｘる力
よ、これらの入出力端はそれぞれ１個であり、受信端側
でもアドレスビットの判別によって分割入力データごと
の出力となるので簡単な構成とすることができる伝送系
の二１化方式忙提供できる０
第１図および第２図はそｒぞｊ、従来方式？適用した伝
送系の構成図、第３図は本発明に係る伝送系の二重化方
式ケ適用した伝送系の概略構成図、第４図は第３図ｒ具
体［ヒし７を一購成例ｒ示す図である０
送系の構成図、第３図は本発明に係る伝送系の二重化方
式ケ適用した伝送系の概略構成図、第４図は第３図ｒ具
体［ヒし７を一購成例ｒ示す図である０
Claims (1)
- 【特許請求の範囲】 ２つの入力端【切換えて分割された入力データを所定単
位データごとに２つの伝送路に交互に送出する送信手段
と、この手段に↓つで２つの伝送路から伝送されてきた
データを受信しそのデータのアドレスビットケ検出して
前記分肖り入力データに対応する出力データに分けて出
力する受信手段と？備えたことｔ￥Ｉ４１ｋとする伝送
系の二重化方式０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9007682A JPS58206255A (ja) | 1982-05-27 | 1982-05-27 | 伝送系の二重化方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9007682A JPS58206255A (ja) | 1982-05-27 | 1982-05-27 | 伝送系の二重化方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58206255A true JPS58206255A (ja) | 1983-12-01 |
Family
ID=13988430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9007682A Pending JPS58206255A (ja) | 1982-05-27 | 1982-05-27 | 伝送系の二重化方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58206255A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0360241A2 (en) * | 1988-09-20 | 1990-03-28 | Fujitsu Limited | Error correction system in a multicarrier radio transmission system |
| US5187711A (en) * | 1988-09-20 | 1993-02-16 | Fujitsu Limited | Error correction method for multicarrier radio transmission system |
-
1982
- 1982-05-27 JP JP9007682A patent/JPS58206255A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0360241A2 (en) * | 1988-09-20 | 1990-03-28 | Fujitsu Limited | Error correction system in a multicarrier radio transmission system |
| US5187711A (en) * | 1988-09-20 | 1993-02-16 | Fujitsu Limited | Error correction method for multicarrier radio transmission system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4628308A (en) | Communication network having a master-slave type series architecture and providing master-to-slave and slave-to-master communication | |
| JPS6367398B2 (ja) | ||
| US4700342A (en) | Remote repeater in transmission bus system | |
| US4006456A (en) | Loop fault location and isolation | |
| JPS58206255A (ja) | 伝送系の二重化方式 | |
| EP0199338A2 (en) | Repeater circuit | |
| EP2680504B1 (en) | Chip applied to serial transmission system and associated fail safe method | |
| JPH0237853A (ja) | データ伝送路の保護装置 | |
| JPH06161912A (ja) | データバス制御方式 | |
| SU501488A1 (ru) | Способ контрол четырехпроводного тракта приема и передачи информации | |
| JPS6175651A (ja) | 変復調装置 | |
| JP2737294B2 (ja) | 受信部二重化回路 | |
| JPS6253038A (ja) | デ−タ伝送装置の二重化システム | |
| JPH02234530A (ja) | データ伝送回線自動切替方式 | |
| JP2878026B2 (ja) | 通信制御装置およびシステム | |
| JPH0272726A (ja) | 伝送路制御方式 | |
| KR19980077118A (ko) | 다대다 경로 시스템의 단순 이중화시 데이터 절체장치 | |
| JPH05227169A (ja) | 双方向バスデータ伝送方式 | |
| JPS6171734A (ja) | 半２重通信装置 | |
| JPH04291528A (ja) | 通信システムの試験制御方式 | |
| JPS5952329A (ja) | デ−タ端末装置 | |
| JPS58100559A (ja) | デ−タ受信装置の障害検出方式 | |
| JPS58131844A (ja) | デ−タ伝送装置 | |
| JPS6074841A (ja) | 直列信号伝送系の解列装置 | |
| JPS628632A (ja) | 遠方監視制御装置 |