JPS58204687A - ダイナミツクコンバ−ジエンス回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 本発明はデルタガン方式のカラーＣＲＴディスプ１／イ
装置に使用するダイナミックコンバージェンス回路、特
にデジタル記憶素子を用いた高精度の水１Ｖ、垂直コン
バージェンス回路に関する。

技術の背景 デルタガン方式のカラーＣＲ”ｆ”ディスプレイでは、
第１図に小ずよ′うにＲ，Ｇ、Ｂ３色゛の各電子銃３１
．３２．３３からの電子ビームがシャドウマスク３４の
穴を通過しＣＲＴの螢光面３５Ｆで一致（−る（［ン、
Ｇ、８３色１組の螢光体を叩（）ように制御されなりれ
ばならないが、図承のように螢丸面３５の中央で一致さ
一ロることができたとしても周辺ではずれるのが許通で
ある。そこでカラー（肩？　ｌ’ごは周辺部でビームを
点線で示すように補１１−シて、肉面中央部のみならず
周辺部においても一致するようにする。第１図は水平面
（水平走査）におけるずれを示すが、垂直力向において
も同様な一４゛れがあり、ダイリ″ミック：１ンハージ
ェンス回路はこれらの水平、垂直方向のずれを補正する
回路で、コイルにパラボラ波形の電流を流して補正磁界
を発生さ一ロ、Ｒ，Ｇ、Ｂ３ビームが中央部と同様に周
辺部でも一致するようにさせる。ところでこの補正に必
要な磁界従ってコイル電流は各水平走査線毎に異なり、
またｌ水平、垂直走査線においても左、右対象ではなく
、正確にはそのＣＲ′１゛の管および偏向ヨーク形状等
によって決まる歪んだ波形のものである。しかし一般に
は側波を積分して作ったパラボラ波形で間に合せており
、多少、補Ｉ濾過不足が４−シるのは＋Ｌむを得なかっ
た。

：、１ ＋１４＋精度の補＋ｌ（をするにはか＼るアナログ方式
では困難ご、各部での１１−確な？ｌｌｉ正に必要なデ
ータを予めメモリ　（デジタル記憶素子）に格納してお
き、それを水平、垂直走査の各タイミングで順次読み出
し、Ｄ／Ａ変換してコイルに供給するというデジタル方
式が好ましい。

従来技術と問題点 従来のデジタル記憶素子を用いた水平タ：イナミソクコ
ンハージェンス回路としては補正量を記憶するメモリ、
それをアクセスするシフトレジスタ、メモリ出力が加え
られるＤ／Ａ変換器、の構成をとるものがあるが、この
方式のものには次の欠点がある。■周波数逓倍回路によ
り水平偏向周波数の１１１倍のりｌ：Ｉ　ツクパルスを
ｉ＃てこれを１．０．０・・・・・・などのあるデータ
をブリセントしたｍビットのジットし・ジスタに入力し
、話レジスタから取り出したｍヒツトの並列パルス出力
をデジタル記憶Ａ／のアドレス人力としているので、記
憶素子のメモリ容置が１データ当り８ビットとして２ｎ
ｌバイト必要となる（アドレスがｍビットであるからア
トし・ス総数は２ｒ１″□′、各アドレスにつきデータ
は８Ｌノトリまり１ハイドであるから）。例えばｌ水平
周期に８ハイドのデータを必要とすればメモリ容置は２
′＝　２５６ハイトとなる。このため必要データ量８ハ
イ］−に対して遥かに大きな容Ｎ２５６ハイトを持った
メモリが必要となる。つまりシフトレジスタによるアド
レス発生ではメモリの殆んどの領域が不使用、放置され
ることになる。■デジタル記憶素−ｒの出力を直接デジ
タル−アナログ変換器に人力している為、デジタル記憶
素子のアドレス入力が変化してから、記憶素子固有のア
クセスタイムを経てデータが確定するまでの間の不定デ
ータ出力（−・般にハイ−インピーダンス状態−・出力
オール“１”）もｔ）　−Ａ変換器に入力されてしまう
為、アナログ出力はこの時最大値又は最小値に変化し、
実用に耐えない。

デジタル記ＩＱ素ｒを用いた垂直ダイナミックコンバー
ジェンス回路も提案されているが、この場合も同様の構
成をとるためト述した■、■の欠点を自する。

発明のＬｌ的 本発明は、回路方式を改善してダイナミックコンバージ
ェンス回路の実用性を商め１．より高精度のコンバージ
ェンス補正を６１能にしようとするものである。

発明の構成 本発明は、所要とするコンバージェンス補正波形をｒｎ
分割したその各区分のデジタル値をｔめデジタル記憶素
子に格納しておき、そしてカラー〇Ｒ′１゛の走査に同
期して該記憶素子から順次読出したデジタル値をＤ　／
　Ａ変換器でアナログ値に変換してｉｉＪ記波形を出力
するダイナミックコンバージェンス回路におい−ζ、電
子ビームの偏向周波数のｍ倍の周波数のパルスをカウン
トしてｍ通りの出方を住するｍ′ビット（２ｍ′−ｍ）
のカウンタと、εｈカウンタの出力をアドレスとしてア
クセスされる前記デジタル記憶素子の確定出方、または
該確定出力にス・１応“（Ｌ前記Ｄ／Ａ変換器の出力を
該カウンタの駆動パルス、と同周期で取り込み且つ１周
期保持する回路とを備えてなることを特徴とするか、以
ド図面を参照しながらこれを詳細に説明する。

発明の実施例 第２図は本発明の一実施例に係る水平ダイナミ’７り：
Ｉンハ　シェンス回路Ｃ１１はｐ　Ｌ、　ｔ、などを用
いた周波数逓倍回路である。回路ｌに水平偏向周１１Ｊ
Ｉ　（周波数ｒ１１）のパルスが入力されると、そのｍ
倍の周波数ｍ−（、、のパルスが出力される。２はＩｎ
　”　ＩＩ　　のパルスをカウントするカウンタで、ｍ
′ヒツトのアドレス信号を発生する。３はｍ′本の７１
−レス線を持つメモリで、各アドレスごとにｎビットの
デジタルデ〜りを出力する。４はｎ１ｌｌｉＩの入出力
端ｒをもつフリップフロップ回路で、メモリ３の出力デ
ータが確定した時点で、該データをランチし２、安定し
たデータを次のランチ時まで出力する。５はデジタル−
アナログ（Ｄ／Ａ）変換器で、ｎピノ１−のデータをう
けて２１１の階段状の°ｒナログ信号を発生ずる。６−
は電流増幅器で、ＤＡ変１１！′ａ５の出力波形を入力
としてコンバージェンスコイル７に入力波形と同し電流
を流す。尚、力１１ ウンタ２は）７□ｌ１ｍ数ｆＩＩ　　の涼入力パルスで
リセットされ、そごからカラン］・を開始する。

■−記構成であるとカウンタ２はｒｎ　′ビットの出力
で２１１１′通りのアドレスを与えることができるので
、メモリ３で必要なアドレス数ｍをあたえるカウンタ２
のピノ］−数ｍ′は、シフトレンスタ方式のビット数ｍ
より少なくて済む。例えば１水平期間を３２．射割する
場合シフトレジスタ方式ではｍ−３２であるが、本例で
は２１ｎ＝３２つまりｍ′＝５で済む。カウンタ２を用
いる利点は必要なアドレス数Ｉｎを得るのにカウンタ構
成ビット数がｍ′（＜ｍ）、出力線数もｍ′本で済むと
いう点の他に、メモリの有効利用が図られるという点が
ある。

つまり、メモリ３　（１チツプの築積回路を名える）は
一般に多数のメモリ素子で構成されるが、各メ工りＡ（
−のアクセス川アドレスピン数は例えば８本という様に
限られており、これで２８個のアドレスを１ｈ定′４る
ようになっているので、シフトレジスタ力弐〇はその僅
か８゛ｌトレスのメモリ素子しか利用できない。このた
め格納すべきデータ量に比しはるかに人き４Ｃ谷門のメ
七り３を使用しなけ才１ばならない。この点カウンタ方
式であれば各メモリ素ｒを全部活用でき、メモリ３は小
容９で済む。なオ、′：Ｊンハージェンス？ｌＩ＋Ｅ波
形を各水平走査毎Ｇこ変える場合メモリ３の容門は１−
記の水平走査線数（逸書５１２　）倍であり、カウンタ
２のビット数もこれに応して増加させる。

また本例ではメモリ３の後段にノリツブフロップ回路（
ランチ回路）４を設けたので、この回路４をｍ・「、１
のパルスで駆動すればメモリ３の不確定出力が１〕／Ａ
変俟器５へ入力することがない。

さらにｍｌンハーシエンスはｉＪＩ濱赤（Ｒ）　、ｕ　
（Ｇ　）、青（］３）の電ｆ銃のラジ′メル方向の制御
と青のう１ラル力向の制御のｄ１″４つが必要となるが
、本例のようにノリツブフロップ回路４をメモリ３の後
段に設しｊる構成であれば、フリップフロップ回路４か
らコイル７に至る糸を４糾設け、１１つメモリ３の容♀
を（４ｘｍ）バーイト、周波数逓倍器１の出力周波数を
４倍（４ｒｎ−ｆ）とし、さらに該！（ メモリを時分割に利用することでト記４制御が可能とな
る。

第３図は水＋ｌｉダイナミック：１ンハージェンス回路
の他の実施例で、メモリ３の後段に直接Ｄ／　Ａ変換器
５を配し、その後段にサンプルホールド回路８を設けた
点が第２図と異なる。このサンプルホールｌ’ｌＬ］路
８は第２図のノリツブフロップ回路４と同様にＤ　／　
Ａ変換器５の異富出力対策用である。この場合はメモリ
３の不確定出力がＤ／Ａ変換器５で変換されることは阻
止せず、代りに該メモリの出力が安定した時点でＤ／Ａ
変換器５の出力をサンプリング、ホールドする。第４図
の（イ）〜（ホ）は第３図の各部（イ）〜（ホ）の信号
波形図である。カウンタ２からのアドレス出力（イ）に
対し”（メモリ３からの出力（ロ）はアクセスタイムｔ
Ａ、後に確定する。このｔＡ＋：の間のメモリ３の出力
は一般に＾インピーダンス状態である為、１）　／’　
Ａ変ＩＪ！！器５の出力は（ハ）のようにｔＡ３．の間
は最大値を示し、その後正電な値を出力する。サンプル
・ホールＩ・回路８には、このＤ／Ａ変換出力（ハ）と
、このＩ）　／　Ａ変換出力が確定した時点ごＡンとな
るサンプル信号（ホ）とが入力され、出力は（ニ）のよ
うにアクセスタイムの影響をう０ ｉＪない波形がＩＪら才する。

以Ｎｅｔ水ｌｌＬダイナミノクニＩンバージエンス回路
につい′（説明しまたが、東向ダイーノ゛ミックコンバ
ージェンス回路についても同様である。第５図は垂直グ
イナミソクニＩンハージエンス回路の実施例で、第（８
図は各部の波形図である。第５図の第１人力ｌ′１ｇＩ
ｒ１１には垂直偏向周期（周波数ｆν）に同期した水平
偏向周期（周波数ｒ、１）のパルス（イ）が注入され、
また第２入力端−／−１２には該垂直偏向周期のパルス
（＋−＋　）か注入される。１３は周波数逓降回路で、
第１人力１’ｆ’−１１から入力された水平偏向周期の
パルス（イ）の周波数ｒ＋＋を分周し、垂直偏向周期数
ｆνの、Ｉより人きい適当な（二１ンハージェンスｇｌ
ｌｉＩ整に最適な）正の整数ｍ倍（ここで使うｍ、ｒｎ
′は第２図、第３図のそれと必らずしも等しくない）の
周波数ｍｆｖ（ハ）を発生ずる。

１４は回路１３の出力パルス（ハ）をクロックとするカ
ウンタ回路で、ｆνの周期でｍ′ビットのア）’　　Ｌ
、−、、、（ｉ□’、、＜ニー）　　〜　　、へ、・上
・′ＩＱ４□、、４６゜　　１５　。

直、Ｔｌンハーンｌンス波形発ノ１用のディジタルデー
１ 夕を記憶する記憶装置（メモリ）で、回路１４の出力を
アドレス入力とし、それぞれに対応したｎビットの出力
（１・）を発生する。１６はｎ個の入出力端子を持つ７
９７１７１１２１回路で、メモリ１５の出力データが確
定した時点でデータをラッチし、次のデータが入力され
るタイミングまで同一データ（チ）を出力する。１７は
ディジタルアナｒ＋グ変換回路で、回ＶＩ１１６からの
出力ｎビットのデータをアナ１−１グ変換し、コンバー
ジェンス波形（す）を発／Ｉ−する。１８は電流増幅器
で、コンバージェンスコイル１９に入力と同しコンバー
ジェンス波形の電流を流す。

第７図は垂直ダイナミックコンバージェンス回路の他の
実施例で、第５図のソリノブフロップ回路１６を第３図
と同様にサンプルボールド回路２０に置き換えたもので
Ｃらる。第８図はその各部信号波形図である。第９図は
垂直ダイナミソクコンハーン）ソフ回路の更に他の例で
、第５図の周波数逓降回路Ｉ３を、′山波数ｆｖから直
接ｒｎ倍の周波数ｎ百νを発生させる周波数逓倍器２１
に置き換え１ま たものである。

カフ−ＣＲｌ’の二ｌンハージ、ンス補ｉＥは水平台、
■、び垂直の両面について必要であるから上述した各側
の水１１ｉ、および垂直ダイナミソクコンハーシエンス
回路Ｇ、目１１とＬ７て用いられる。ごの場合相当程度
のＪ（川がｉ＋Ｊ能である。例えば電流増幅器とコンバ
ージェンス二）・イルは入力信号の段階で合成すること
により」」１目ることができる。またメモリもハードウ
ェア的には申−のものとし、その記憶領域に水平、東面
各ｍｌンバージエンス補正用データを格納することがで
きる。また水平走査には帰線期間があるから垂１ｈコン
バージェンス補正データはこの期間に読出せばよく、こ
れを利用するとカウンタなとも共用できる。

発明の効果 以Ｉ述べ゛たように本発明によれば、小メモリ容量でき
め細かな−Ｊコンバージェンス正ができ、また超メモリ
のアクセスタイムに起因する出力波形の乱れがないので
、実用性の商いダイナミソクコンハーノエンス回路を実
現できるｉ１点がある。

３

【図面の簡単な説明】 第１図はダイナミソクコンハージエンスの説明図、第２
図および第３図は水平ダイナミ’７クコンハーシエンス
回路の実施例を小ずプロ・７り図、第４図は第３図の各
部信号波形図、第５図、第７図および第９図は垂直ダイ
ナミックコンバージェンス回路の実施例を示すブロック
図、第６図および第８図は第５Ｍおよび第７図の各部信
号波形図である。 図中、２，１４はカウンタ、３．１５はメモリ（デジタ
ル記憶素子）、５．１７はＩ）　／　Ａ変換器、４．８
．１６．２０ば保持回路である。 出　願　人　　冨　ト　通　株式会社 代理人弁理１　　青　　柳　　　　稔 ４ 第１図 Ｊど 第２図 、に 第４図

Claims (3)

【特許請求の範囲】
1. （１）所要とするコンバージェンス補正波形をｍ分割し
   たその各区分のデジタル値を予めデジタル記憶素子に格
   納しておき、そしてカラーＣＲＴの走査に同期して該記
   憶素子から順次続出したデジタル値を［〕／Ａ変換器で
   アナログ値に変換して＋’＋：ｉ　ｋ波形を出力するダ
   イナミックコンバージェンス回路において、電子ビーム
   の偏向周波数のｍ倍の周波数のパルスをカウントしてｍ
   通りの出力を生ずるｍ′ビット　（２”’−ｍ）のカウ
   ンタと、該カウンタの出力をアドレスとしてアクセスさ
   れる前記デジタル記憶素子の確定出力、または該確定出
   力に対応する前記Ｄ／Ａ変換器の出力を該カウンタの駆
   動パルスと同周期で取り込み且つ１周期保持する回路と
   を備えてなることを特徴とするダイナミックコンバージ
   ェンス回路。
2. （２）偏向周波数が水中偏向周波数であり、デジタル記
   憶素子が水平コンバージェンス輔ＩＦデータを格納され
   ることを特徴とする特許請求範囲第１項記載のダイナミ
   ックコンバージェンス回路。
3. （３）偏向周波数が垂直偏向周波数であり、デジタル記
   憶素子が垂直：１ンバ−ジェンス補市データを格納され
   ることを特徴とする特許請求の範囲第１項記載のダイナ
   ミックコンバージェンス回路。