JPS58200611A

JPS58200611A - 可変利得増幅器

Info

Publication number: JPS58200611A
Application number: JP8312682A
Authority: JP
Inventors: Teruo Kobayashi; 照雄小林
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1982-05-19
Filing date: 1982-05-19
Publication date: 1983-11-22

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は、外部からのディジタル信号により利得を可変
設定することのできる増幅器に係り、特にマイクロコン
ピュータからの命令によって利得を制御するのく好適な
可変利得増幅器に関する。

スパンの異なる多数の信号を入力して信号処理する場合
、従来では、その信号に対応した利得をもつ増幅器を一
つ一つ用意し一定のスパンまで増幅してい友。しかし、
この方法では複数の増幅器が必要となり、また、それぞ
れの入力スパンに応じた利得の調整、設定も必要でコス
ト高と大きなスペースをやむなくしていた。ここで、増
幅器の利得を外部より制御信号で入力スパンに応じて設
定し、入力信号を選択する方法とすれば上記のコスト、
スペースの欠点は解決される。そこで、外部制御信号で
利得を自由に設定できる可変利得増幅器が必要となる。

一般に増幅器の利得を変えるには第１図、第２図に示し
たように出力から入力への最還量をスイッチにより選択
する、という方法が採られる。第１図、第２図において
１は入力端子、２は出力端子、３ＩＩ′ｉ演算増幅器、
８はスイッチ、Ｒ１−Ｒ。

は抵抗である。この方法では、Ｒ１−Ｒ１の抵抗値を選
ぶことによシ利得を可変できるが、あらかじめ設定され
た特定の利得しか選択できないという欠点があった。

本発明の目的は、自由にかつ簡単に利得の設定が行える
可変利得増幅器を提供することにある。

本発明の要点け、増幅器の出力信号をある割合で入力に
帰還して利得を設定する増幅器において、前記出力信号
にある係数を掛ける複数の演算回路の出力を合成し入力
に帰還することにある。利得の設定は、上記複数の演算
器の出力を選択することにより行われる。

本発明の基本的原理を′ａ３図を用いて説明する。

第３図において、ＩＩｆ１入力端子、２は出方端子、３
は演算増幅器、Ｓ、〜Ｓ、けスイッチ、Ｋ、〜に、け係
数に、〜に、を掛ける演算回路、Ｍは加算器である。入
力信号をＶ１１出力出力管Ｖｏ１帰還信号をＶｆとする
。演算増幅器３の利得を十分大きいものとすると、Ｖ　Ｉ＝　Ｖ　ｔ　　　・・・・・・（１）となる。

スイッチ８１〜Ｓ、をすべて閉じると、帰還信号ｖ１け
、Ｖｌ　＝Ｖｏ　ｋ、　＋Ｖｏ　ｋ、　＋・−−−−−＋
Ｖｏｋ　。

＝　（ｋ、　＋に、　＋・・・＋ｋ　、　）　Ｖ６　　
−・ａ）となる。したがって、（１）式、Ｃ２）式より
ｖＩ＝（ｋ１＋に、十叫・・十に、）■。

となり、この回路の利得Ｇ”Ｖｏ／Ｖｔは、Ｇ＝　１／
（ｋｌ＋に、＋・・・・・・＋に、）　　　・・・川（
３）となる。

利得Ｇの設定Ｆｉ（３）式のに、〜に、のうちの複数個
をスイッチＳ、−ｓ、で選択することｋより行うことが
できる。ここで、例えばに、＝１／２”とすれば、利得
Ｇは、２＠／　（２”−１）〜２Ｓの範囲にオイて、１
／２”の分解能で役回可能である。この上うＫして、外
部からのディジタル信号により、スイッチ８．〜８．を
開閉することにより、自由Ｋかつ簡単に利得を設定する
ことができる。また、第３図において破線で囲んだ回路
は、入力をスイッチＳ、〜Ｓ、のオン、オフ信号、出力
をＶｌ、■ｏを基準電圧と考えれば、ディジタル／アナ
ログ変換ａ（Ｄ／Ａ変換器）そのものである。したがっ
て、近年発達したＤ／Ａ変換器の技術を利用して、比較
的簡単に回路を構成することができ、モノリシックＩＣ
化も可能である。

以下、本発明の一実施例を第４図を用いて説明する。第
４図において、１け入力端子、２は出力端子、３は演算
増幅器、Ｒ，２Ｒは抵抗、Ｓ、〜ｓ、、　Ｆｉスイッチ
である。ｖＩけ入力信号、■。

は出力信号、Ｖｔは帰還信号、Ｄ０〜ＤＳ−、け利得設
定用のディジタル制御信号を示す。

出力信号Ｖ０から帰還信号Ｖｔを得る回路は、はしご形
Ｄ／Ａ変換回路を利用したもので、周知の回路である。

ここで、帰還信号Ｖ＊ｔｉ、となる。また、この回路の
特徴として、帰還信号Ｖｔの出力抵抗は２Ｒ／３で一定
となる。したがって、演算増幅器３の正相入力端に２Ｒ
／３の抵抗を入れることにより、演算増幅器３のバイア
ス電流によるオフセット電圧のバランスをとることがで
きる。

利得Ｇ＝Ｖｏ／Ｖｔけ、演算増幅器３の利得を十分大き
いものとすれば、基本的原理の項で説明したようにして
求められ、（１）式と（４）式から−（ｓ−ｔ）、”、Ｇ＝Ｖｙ”Ｉ＝　３／（Ｄ−Ｉ　＠　２　＋・・
・＋　Ｄ　＋　・２　　　＋Ｉ）ｏ　・２　　　　）・
・・・・・（５）となる。このとき利得Ｇｔ；ｉ　３　・２”／（２””
−１）　〜３・２１−１　　の範囲において、１７２ｍ
−１の分解能で設定可能である。

本実施例によれば、マイクロコンピュータノテータ信号
により直接的に利得の制御ができるという効果がある。

本発明によれば、増幅器の利得を外部のディジタル信号
により可変設定できるので、マイクロコンピュータを搭
載した装置に、この可変利得増幅器を用いた場合、以下
のような効果がある。

（１）　　スパンの異なる多数の信号をマルチプレクス
して入力し、信号処理する場合、初段の増幅器を本可変
利得増幅器一つで済ませることができるので、非常に小
形、低価格で回路を構成できる。

（２）　　ソフトウェア上で利得を高分解能で可変設定
できるので、回路変更なしに、さまざまなスパンの入力
信号に対応できる。

【図面の簡単な説明】

第１図、第２図は従来技術を説明するための図、第３図
は本発明の基本的原理を説明するための図、第４図は本
発明の一実施例を示す図である。１・・・入力端子、２・・・出力端子、３・・・演算増
幅器、８１〜Ｓ、・・・スイッチ、ｋ、〜に、・・・係
数、ｋ。〜に、・・・演算回路、Ｍ・・・加算器。Ｊｌ！ｌ　　目／グ２目

Claims

【特許請求の範囲】

１、出力信号をある割合で入力に帰還して利得を設定す
る増幅器において、前記出力信号にある係数を掛ける複
数の演算回路を具備し、外部の複数の開閉器によし前記
複数の演算回路の複数個を選択し、選択した複数個の演
算回路の出力を合成し、この合成された出力を前記増幅
器の入力に＄１Ｉｌｌすることにより利得を設定する外
部の複数の開閉器によ抄利得を可変設定することを特徴
とする可変利得増幅器。