JPS5820046A - スタツフ同期方式 - Google Patents

スタツフ同期方式

Info

Publication number
JPS5820046A
JPS5820046A JP11971681A JP11971681A JPS5820046A JP S5820046 A JPS5820046 A JP S5820046A JP 11971681 A JP11971681 A JP 11971681A JP 11971681 A JP11971681 A JP 11971681A JP S5820046 A JPS5820046 A JP S5820046A
Authority
JP
Japan
Prior art keywords
circuit
frequency
synchronization
staff
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11971681A
Other languages
English (en)
Other versions
JPH0117298B2 (ja
Inventor
Tetsuo Murase
村勢 徹郎
Takashi Wakabayashi
隆 若林
Hisanobu Fujimoto
藤本 尚延
Masahiro Shinbashi
新橋 雅宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP11971681A priority Critical patent/JPS5820046A/ja
Publication of JPS5820046A publication Critical patent/JPS5820046A/ja
Publication of JPH0117298B2 publication Critical patent/JPH0117298B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/07Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
    • H04J3/073Bit stuffing, e.g. PDH

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はスタッフ同期方式のディジタル多重変換装置に
係シ受信側で同期はずれが生じ、再度同期が復帰した場
合電圧制御発信器の引込む時間を早くするスタッフ同期
方式に関する。
複数の非同期ディジタル信号を多重化して周波数の高い
1本の信号にして伝送する場合一般的にスタッフ同期方
式が使用されている。
第1図に従来例のスタッフ同期方式のディジタル多重変
換装置のプルツタ図を示し、(A)拡送信部、@社受信
部を示している。
図中、1,2Jd送信チャンネル部、3,14はバイポ
ーラ・ユニボーツ変換部(以下B/UCONVと称す)
、4.22社バッフアメ屯す、5゜15はタインング抽
出器、6は位相比較器、7は多重化部、8社スタッフ制
御回路(ジャスティヒイケーシ嘗ン制御回路)、9は多
重化部、1Otli主発振器、11は送信側クロック発
生回路、12゜24はユニポーラ・バイボーツ変換部(
以下U/Bはデスタッフ制御回路、20.21は受信チ
ャンネル部、23は位相同期回路、25は人l811号
発生器である。
動作としてはSINよ少入力するバイポーラ符号の入力
低次群信号を、B/U C0NVBにてユニポーラ符号
に変換して、この信号よシタインング抽出器5にて抽出
したタイ叱ングパルスでバツファメモリ4に書込む。一
方送信側クロック発生器11より入力低次群周波数に比
較して若干高めの同期化信号周波数をスタッフ制御回路
8に人力し、これによシ発するパルスによシバツクアメ
モリ4の上記説明の書込まれた信号を読み・取る。この
時スタッフパルスを挿入するととによシ多重化部9にて
多重化すゐ周波数偏差を吸収している。
この時スタッフパルスを挿入したか、しないかの情報を
スタッフ指定パルスとして別に多重化信号に重畳してい
る。又受信側にて同期をとる゛ためのフレームパルス各
種のサービスパルス等も多重化信号に重畳されている。
このような各送信チャンネル部1.2等よシ送られる多
重化信号を多重化部9にて多重化し、U/B C0NV
12にてバイポーラ符号に変換して受信側に送出する。
受信側ではB/U C0NV14Kl工ニボーラ符号に
変換し)イ虐ング抽出回路1゛6によシ抽出されたり斗
電ングパルスで受信側り冒ツク発生回路16を動作さし
、フレーム同期回路17にて、送信されてきた7レーム
バルスにて同期をとり分離部18に−て各チャンネルに
分離される。一方スタッフ指定パルスを検出してスタッ
フパルスを信号と分離している。分離部18にて各チャ
ンネルに分離された後バッファメモリ22に書きヒまれ
るが、スタッフパルス、スタッフ指定パルス、フレーム
パルス等が挿入されているところ社デスタッフ制御回路
19よシの書き込みクロックにて書き込みりpツクを禁
止するととkより除去を行りている。バッフ丁メモリ2
2に書込まれた信号社位相同期回路23の中の電圧制御
発振器で平滑化された読み出しクロックによって低次群
の元の信号として読み出されU/B C0NV24によ
りバイポーラ符号に変換されてROUTよシ送出される
。この時書き込みりpツクと読出しクロックを位相同期
回路23の中の位相比較回路によシ比較し読出しクロッ
クを送信側入力低次群信号周波数に追従するようにして
いる。しかし何等かの原因で受信側の分離部13で同期
はずれが生じた場合、信号の分離が正確に行なわれずデ
スタッフ制御回路19よシの書き込みタロツクの周波数
が位相同期回路23の中の電圧制御発振器の引き込み範
囲よりはずれりばなしの状態tlりてしまう。この状態
では同期が復帰した後でも電圧制御発振器が引き込むの
に時間がかかるのでROUTよシの出力信号が正常にも
どるまで時間がかかる欠点がある0又分離部13の同期
がはずれている場合、AI8信号(アラームインディケ
ージ■ンシグナル通常オール@1″)発生器25で検知
し低次群KAI8信号を送出するヒとで同期はずれを知
らせるヒとが一般に行なわれているが、位相同期回路2
3の中の電圧制御発振器が引き込み範囲をはずれている
時はROUTの低次群への出力信号の周波数もずれてい
るので低次群の装置が人I8信号を受信出来ないことが
起こる欠点がある。
本発明の目的紘上記の欠点をなくするために受信側で同
期はずれが生じた場合、平均スタッフ周波数程度の繰り
返し波形を用いて、電圧制御発振器の中心周波数を同期
はずれ以前とはぼ同じ周波数とし、低次群装置がAI8
信号を受信出来ると共に再度同期が復帰した場合直ちに
電圧制御発振器の引込みが行なわれ通信状態が直ちに正
常にもどるスタッフ同期方式の提供にある。
本発明は上記の目的を達成するためにスタッフ同期方式
の多重変換装置において、受信側で同期はずれが生じた
場合、平均スタッフ周波数程度の繰返し波形を用いて、
デスタック制御回路を制御し、平均スタッフ率程度の割
合いで書き込みを禁止することによシ、電圧制御発振器
を同期はずれ以前の周波数とほぼ同じにすることにより
、低次群の装置がムI8信号を受信出来ると共に同期が
再度復帰した場合速かに電圧制御発振器の引込みが可能
となることを特徴とする。
以下本発明の1実施例に’)き図に従りて説明するO 第2図は本発明の実施例のスタッフ同期方式のディジタ
ル変換装置のブロック図で(5)は送信部、(ロ)は受
信部でわシ、第3図に位相同期回路のブロック図を示す
図中第1図と同一機能のものは同一記号で、示す。
26は位相比較回路、27は低域f波器、28は増幅器
、29は電圧制御発振器、30社平均スタッフ周波数程
度の周波数の短形波発生回路、17′はフレーム同期回
路、19Iはデスタッフ制御回路である。
第2図にて第1図と異なる点は@に示す受信部に平均ス
タッフ周波数程度の周波数の短形波発生回路30を設け
7レ一ム同期回路17’とデスタッフ制御回路19′関
に同期はずれの場合、デスクツ7制御回路19’よ)の
書き込みりシックを短形波発生回路30よシの短形波で
インヒビットする機能を追加した点のみである。従って
普通の動作は前記説明と同じである。しかし受信部の分
離部13で同期はずれが生じた場合、フレーム同期回路
17’にて検出し、デスタック制御回路19′を制御し
、受信側クロック発生回路16よシのりHyりを平均ス
タッフ周波数程度の周波数の短形波発生回路30よシの
クロVりで禁止しデスタック制御回路1G’よりの書き
込みり四ツクを制御し、平均スタνり率程度の割合でバ
ッファメモリ22へ書き込みを禁止する。このことKよ
り電圧制御発振器29は同期はずれ以前の周波数と#1
ぼ同じになる。従うて人I8信号発生器25よシのAI
8信号は該周波数のりシックで読出され、低次群装置に
何部で同期はずれが生じていることが判る。次に同期は
ずれが復旧すると、フレーム同期回路17′はこれを検
出して、デスタフ制御回路1G’を制御し、短形波発生
回路30よ〉のりシックで禁止することをやめる。この
ヒとによシデスタy7制御回路19′よりの書き込みり
シックは元に戻シ、第3図の位相比較回路26に入力す
る。仁の時電圧  □制御発振器29はこの周波数に近
い周波数で発振り しているので、直ちに元に戻つた書き込みプルツクを引
込み、正常状MK戻シ、正常な通信状態となる。
以上詳細に説明した如く本発明によれば受信側で同期は
ずれが生じた場合でも、低次群装置は確実に人I8信号
を受信出来、又同期はずれが復帰した場合直ちに正常に
戻シ通信のとだえる時間を大幅に短縮出来る効果がある
【図面の簡単な説明】
第1図は従来例のスタッフ方式のディジタル多重変換装
置のプ四ツク図、第2同社本発明り実施例のスタッフ方
式のディジタル多重変換装置のプtlyり図、第3図は
位相同期回路のプ田ツク図である。 図中1.2拡送信チャンネル部、3.14はB/UCO
Nv、4.22はバッファメモリ、5゜15はタイiン
グ抽出器、6は位相比較赫、7は多重化部、8はスタッ
フ制御回路、9は多重化部、10は主発振器、11は送
信側クロック発生回路、12.24紘U/B C0NV
、16は受信側り四ツク発生回路、17.17’はフレ
ーム同期回線8は分離部、19.19’はデスタッフ制
御回路、20゜21は受信チャンネル部、23は位相同
期回路、25はムI8信号発生器、26は位相比較回路
、27紘低域r波器、28は増幅器、29は電圧制御発
振器、30d短形波発生器である。

Claims (1)

    【特許請求の範囲】
  1. スタッフ同期方式のディジタル多重変換装置において、
    平均スタッフ周波数程度の繰シ返へし波形を発生する回
    路を受信側に具備し、受信側で同期はずれが生じた場合
    、上記の繰返へし波形を用いて、デスタッフ制御回路を
    制御し、受信側の、位相同期回路の電圧制御発信器の周
    波数を同期はずれ以前の周波数とはぼ同じ和することを
    特徴とするスタッフ同期方式。
JP11971681A 1981-07-30 1981-07-30 スタツフ同期方式 Granted JPS5820046A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11971681A JPS5820046A (ja) 1981-07-30 1981-07-30 スタツフ同期方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11971681A JPS5820046A (ja) 1981-07-30 1981-07-30 スタツフ同期方式

Publications (2)

Publication Number Publication Date
JPS5820046A true JPS5820046A (ja) 1983-02-05
JPH0117298B2 JPH0117298B2 (ja) 1989-03-29

Family

ID=14768338

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11971681A Granted JPS5820046A (ja) 1981-07-30 1981-07-30 スタツフ同期方式

Country Status (1)

Country Link
JP (1) JPS5820046A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012217108A (ja) * 2011-04-01 2012-11-08 Fujitsu Ltd 伝送装置及び伝送方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5685948A (en) * 1979-12-14 1981-07-13 Fujitsu Ltd Stuffing synchronizing system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5685948A (en) * 1979-12-14 1981-07-13 Fujitsu Ltd Stuffing synchronizing system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012217108A (ja) * 2011-04-01 2012-11-08 Fujitsu Ltd 伝送装置及び伝送方法

Also Published As

Publication number Publication date
JPH0117298B2 (ja) 1989-03-29

Similar Documents

Publication Publication Date Title
JPH0642663B2 (ja) ディジタル通信方式の中間中継局
JPS63136852A (ja) 信号伝送システム
JPH11266221A (ja) ペイロード相対位置変更要求装置及びそれを含む伝送装置
JPS5820046A (ja) スタツフ同期方式
JPS594895B2 (ja) 衛星経由のデジタル伝送の同期方法および装置
JP3123511B2 (ja) 位相制御装置
JPH01123542A (ja) 端局中継装置
JPH0158700B2 (ja)
JPH0158699B2 (ja)
JP2937783B2 (ja) スタッフ同期方式
JP2730519B2 (ja) スタッフ同期回路
JPH0117627B2 (ja)
JPH0115182B2 (ja)
JP2725651B2 (ja) 予備回線監視方式
JP2953500B2 (ja) ディジタル信号伝送システム
JPS6330822B2 (ja)
JP2605435B2 (ja) Pcm伝送装置とpcm受信装置およびディジタル・オーディオ・インターフェース・フォーマット・データ伝送装置とディジタル・オーディオ・インターフェース・フォーマット・データ受信装置
JPH07273648A (ja) Pll回路
JPH071881B2 (ja) 多重変換装置
JPH10257037A (ja) 位相差吸収回路、送信装置、受信装置および波長多重伝送装置
JPH04263531A (ja) ディジタル無線伝送方式
JPH02119445A (ja) スタツフ同期多重変換装置
JPS61157129A (ja) スタツフ率制御装置
JP2944322B2 (ja) データ多重化装置
JPS6055749A (ja) 回線監視方式