JPS5819904A - 可変特性信号を発生する装置及び方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、局部並びに′／又は遠隔の場所からのデー
タ入力に応答して、電力消費量が可変の少なくとも１つ
の負荷を制御する制御モジュールに関する。それに制約
されないが、この発明は特に建物の照明を制ｍするのに
適している。

多数の場所の内、種々の場所にある多数の負荷の各々を
遠隔制御する中央集中制御装置が例えば米国特許第４，
２１３．１８２号に記載されている。

灯の様な幾つかのエネルギ消費負荷の各々を、中央集中
制御装置又は「単独」方式（この場合、各々の灯が個別
に、或いは同時に制御される灯の小さな１群として、局
部的に制御される）で、複数個の離散的なレベルの内の
選ばれた１つに制御出来ることが望ましい。

従って、中央制御装置又は局部制御装置の情報２を受取
って、関連した負荷の出力を直接的に−１ｗするコスト
の安い汎用制御モジュールが非常に望ましい。周囲光の
強度の様な局部的なパラメータに応答して、負荷を自動
的に制御すると共に、個別の利用者が負荷の制御を越え
ることがない様に、特定の場所に於ける最高照明レベル
を設定することも非常に望ましい。

こ１明では、エネルギ管理システムに対する□制御モジ
ュールがマイクロコンピュータを含み、これが中央処理
装置（ＣＰＵ）、同様な全ての制御モジュールに共通の
ファームウェア・プログラムを貯蔵する続出専用記憶装
置Ｎ　（ＲＯＭ）　、ランダム・アクセス記憶装置（Ｒ
ＡＭ）及び入出力（Ｉｌｏ）部分を持っている。マイク
ロコンピュータの出力を利用して可変利得増幅器の利得
を定め、サイクル毎に又は長期的に設定される制御可能
な振幅を持つ周期的な波形を発信器から第１のデータ母
線に供給する。第１のデータ母線の信号が、制御モジュ
ールに付設した少なくとも１つの負荷の状態（例えばエ
ネルギ消費ｌ／出力）を制御する。

局部制御インタフェイス回路が第２のデータ母線に接続
され、壁の埋込みスイッチ等の様な局部制御装置からの
局部制御情報を受取り、マイクロコンピュータに入力す
る為に局部制御インタフェイス情報の形式を定める。第
３のデータ母線が光電池、サーミスタ等の局部ア゛ナロ
グ出力感知装置をアナログ・ディジタル変換器に接続す
ることが出来る様にする。アナログ感知装置の出力のデ
ィジタル表示がマイクロコンピュータに供給され、周囲
状態に従うて負荷を制御するのを容易にする。

アドレス選定１路がマイクロコンピュータに接続され、
複数個の制御モジュール共通の両方向データ母線を介し
て遠隔の中央制御装置に接続される時、各々の制御モジ
ュールに対する独特のアドレスを設定する。こうしてア
ドレスされた制御モジュールだけが遠隔の中央制御装置
からのデータの伝送に応答する様にする。

好ましい実施例では、遠隔の中央制御装置との両方向の
共通のデータ母線が、両方向インタフェイス回路を介し
て、制御モジュールのマイクロコンピュータと接続され
る。多重化回路を利用して、アドレス選定回路、アナロ
グ・ディジタル変換器の出力又は局部制御インタフェイ
ス回路の出力をマイクロコンピュータの共通データ入力
に選択的に接続する。

第１図にエネルギ管理システム１を示す。このシステム
は、中央制御装置から遠隔の場所にある複数個の負荷を
制御する中央制御装置ｉｆ２を含む。

中央制御装置自体は中央コンピュータ装置３を含む。こ
れはマイクロコンピュータ、ミニコンピユータ、メイン
フレーム・コンピュータ等であってよく、中央処理装置
（ＣＰＵ）３ａを持つ、これがランダム・アクセス記憶
装置（ＲＡＭ）手段３ｂ、読出専用記憶装置（ＲＯＭ）
手段３Ｃ及び入出力伝送（Ｉｌｏ）手段３ｄと共に利用
される。

周知の様に、プリンタ、グラフィック表示装置等の様な
１つ又は更に多くの入出力手段５が母線６を介して中央
制御装置のコンピュータ装−に接続それる。こめ為、ｎ
個の入出力手段５ａ−５ｎを接続して、コンピュータ装
Ｗ３にデータ並びに命令を供給し、或いはそれから情報
を受取ることが出来る。

コンビ１−夕装置３は、１１０手段３ｄの所で、制御モ
ジュール１０−１．１０−２等にも両方向母線８を介し
て接続される。これらの制御モジュールは、種々の負荷
が配置されている遠隔の場所にある。母線８は同軸ケー
ブル、撚り線の対、光学繊維、無線通信回線等を含めた
任意の公知のデータ母線手段であってよい。

各々の遠隔の場所で、制御モジュールが制御データ母線
１０ａを介して少なくとも１つの負荷に接続される。各
々の負荷は、例えば可変光出力の安定器及び蛍光灯の粗
晶せであってよい。

各々の制御モジュール１０が、局部制御情報のデータ母
線１０ｂを介して局部制御情報１１から負荷制御データ
を受取ると共に、中実装置の夏１０母纏８の延長である
中央制御装置の両方向データ母線１０Ｃを介して、−隅
の中央制御装置３バらも負荷制御データを受取る。制御
モジュール１０は別のデー、夕母纏１０ｄを介して局部
感知装瞳１２からもデータを受取ることが出来る。

各々の制御モジュールはその一部分がこの制御モジュー
ルに対するアドレスを特定しており、この為複数個のモ
ジュールの内、個別のモジュールを遠隔の中央ｗＩｍ装
置３から個別にアドレスし、それに付属する負荷を制御
することが出来る。即ち、第１の制御モジュール１０−
１が自己アドレス選択部分１０−１８を−持つと共に、
複数個の関連した―萄、例えば安定器と灯の組合せに接
続された制御データ出力母船１０ａ−１を持つている。

第１のＩＩＩｗＪモジュールには関連した局部制御手段
１１−１及び関連した局部感知装置１２−１が接続され
ていて、関連した遠隔の場所からの局部情報を供給する
。更に第１の制御モジュールには、中実装置のデータ母
線の延長部１０ｃｍ１が接続されている。

同様に、第２の制御モジュール１０−２が自己アドレス
選択部分１０−２８を持ち、この中には第１の＠御モジ
ュールのアドレス選択部分１０−１８に設定されたアド
レスとは異なるアドレスが設定されている。制御モジミ
ール１０−２が、中央制御装置のデータ母線１０ｃｍ２
を介して供給される中実装置の情報に応答して、制御デ
ータ母線１０ａ−２を介して関連した負荷と連絡する。

第２の制御モジュール１０−２は局部−一手段又は局部
感知装置に接続されておらず、図示例では、中央−一装
置３から遠隔−−作用だけを受ける様、に構成されてい
る。

この他のｌｌｌ１ｌモジユール及びこの他の遠隔の場所
も、特定の用途向けに構成されたシステムの必要に応じ
て、中央から又は局部的に制御し、或いは中央だけから
制御することが出来る。

次に第１ａ図について説明すると、制御モジュール１０
は少なくとも１つの出力データ母線１０ａを介して、少
なくとも１つの関連した負荷（この図には示してない）
に負荷出力又はエネルギ消費量の制御情報を供給する。

この構成では、負荷は可変光出力の安定器と灯の組合せ
である。制御モジュール１０が、入力データ母線１０ｂ
を介して局部制御手段１１から、又は中央制御装置のデ
ータ母線１０’Ｃを介して中央制御装置３（第１図）か
ら制御情報を受取ることが出来る。データ母線１０ｃは
、υｊｗＪモジュール１０から遠隔の中央制御ｍｌ装置
へ情報を伝送することも出来る様にする。

制御モジュール１０が別の入力データ母線１０ｄを介し
て、少なくとも１つｄ゛局部周囲状態感知手段１２から
のアナログ情報を受取る。この感知手段は、光電池１２
ａ　（局部周囲光状態を感知する）、サーミスタ１２ｂ
（局部周囲温度状態を感知する）等を含むことが出来る
。

制御モジュール１０がマイクロコンピュータの様な制御
論理手段１４を含む。好ましい実施例では、マイクロコ
ンピュータ１４はＩＮ置８７４８等である。制御論理手
段１４はこの為、中央処理装＠（ＣＰＬＩ）１４ａ、ラ
ンダム・アクセス記憶１１１（ＲＡＭ）部分１４ｂ、及
び読出専用記憶装［、（ＲＯＭ）部分１４ｃを含むこと
が出来る。

読出専用記憶装置部分には、夫々データ母線１０ｂ、１
０Ｃ及び１０ｄを介して、中央制御装置１３゜局部ｗ４
ｍ手段１１及び／又は局部感知装置１２から受取った成
る指令並びに／又はデータに応答して、制御“モジュー
ルの動作を決定する為のプログラムが貯蔵されている。

制御論理手段１４は入出力（Ｔ１０）部分１４ｄをも含
み、これが母線１０Ｃを介して中央制御装置３との間で
両方向の通信が出来る様にすると共に、制御モジュール
１０の他の部分及び′中央制御装置の間でも通信が出来
る様にする。

制御モジュール１０がアナログ・ディジタル変換（ＡＤ
Ｏ）手段１６を利用して、局部感知１２のアナログ電圧
出力をディジタル・データに変換して、内部データ母１
１１８を介してマイクロコンピュータ１４と通信が出来
る様にする。制御モジュール１０は、母線１０ｂを介し
て制御モジュール１０に入力された局部制御手段のデー
タを適正な形式にし、その後制御モジュールの別の内部
データ母線２２を介してマイクロコンピュータ１４に送
り込むことが出来る様にする局部制御インタフェイス手
段２０を含む。

マイクロコンビ１′−夕１４は、中央制御装■、局部制
御手段及び局部感知装置からの負荷指令データに予定の
形で従う様にプログラムされており、こうしてマイクロ
コンピュータが最終的に負荷のエネルギ消費Ｉｔ／出力
を制御する為、制御モジュールの内部母線２４にディジ
タル負荷制御データを供給する。

ディジタル負荷制御データ母線２４がディジタル・アナ
ログ変換（ＤＡＣ）手段２６の入力２６ａに接続されて
いる。その出力２６ｂには、ＤＡＣ手段の入力２６ａに
受取ったディジタル・データの値に比例する大きさのア
ナログ信号が現われる。ＤＡＣ手段２６が第１の入力２
−８８を持つ可変利得増幅器２８を含む。発振器手段３
０がその出力３０ａに、略一定の振幅を持つ周期的な波
形を発生し、これが可変利得増幅器２８の別の入力２８
ｂに結合される。

可変利得増幅器２８が、その１時増幅器の入力２８ａに
印加されたディジタル・データの値に従って、発振器の
出力波形の特性（例えば振幅又はデユーティ・サイクル
）を変調し、増幅器の出力２６ｂに変調搬送波波形を発
生する。変調搬送波波形が制御モジュールの出力母線１
０ａを介して伝送され、それに接続された負荷に制御デ
ータを供給する。好ましい実施例の制御モジュール１０
では、制御データはパルス幅変調波形として伝送され、
この時発振器手段３０゛は１０ＫＨ２より若干低い周波
数で゛矩形派を発生する。この波形の振幅は、負荷制御
データを伝送する為に、長期的に又はサイクル毎に変え
ることが出来る。

中央集中制御形のエネルギ管理システムでは、制御モジ
ュール１０がアドレス選択手段３２を持ち、制御論理手
段１４に結合されていて、複数個の制御モジュールの内
の特定の１つに対する独自のアドレスを割当てる。制御
モジュール１０のアドレス選択手段３２に独特のアドレ
スを割当てることにより、制御子ジュールは、この特定
の制御モジュールに割当てられた独特のアドレスを受取
った後の、中央制御装置からの指令及びデータにのみ応
答し、他の全ての制御モジュールのアドレスが前に来る
様な、中央制御装置から指令及びデータは無視する。

次に第１図及び第２図について説明すると、好ましい実
施例の制御モジュール１０は、制御論理手段１４として
、前述のＩＮ置８７４８型のシングル・チップ・マイク
ロコンピュータを用いている。大きさ＋Ｖの動作電圧が
マイクロコンピュータの給電ピン（Ｖｃｃ）と大地の間
に接続される。動作電圧は、静電容―素子３６と直列に
接続された抵抗素子３５にも印加される。その間の接続
点がリセット（Ｒ８Ｔ）入力に接続され、この為１、動
作電圧が印加された時、マイクロコンピュータは動作状
態になる一０内部クロック信号がクロック水晶素子３７
をマイクロコンピュータ集積回路の１対の内部発振器導
線の門に接続することによって供給される。この素子が
、別々の内部発振器導線と大地電位の間に接続された発
振器の１対の静電容１３８．３９と共に動作する。

マイクロコンピュータ１４が、いずれもアドレス選択手
段３２に接続された複数個のデータ母線出力、例えば出
力ＤＢｏ−ＤＢｓを持っている。

アドレス選択手段３２は複数個（例えば１２箇）のアド
レス選択素子、例えば素子Ａｏ−Ａｎで構成され、これ
らは可融リンク等を持つ又は持たないダイオードであっ
てよい。各々のデータ母線出力ＤＢｏ−ＤＢｓが関連し
た１対のダイオード、例えばその特定のダイオードが存
在するとすれば、対の偶数−奇数番号の素子Ａｏ−Ａ１
．Ａ２−Ａ３、Ａ４−Ａｓ、Ａｓ−Ａ７．Ａ１１−Ａ９
．Ａｌ６−Ａｎの陽極に接続される。

各々のデータ母線出力に接続された１対のダイオードの
内の一方の陰極（例えば偶数番号のダイオードの陰極）
が第１のアドレス線３２ａに接続され、多対の他方のダ
イオード（例えば奇数番号のダイオード）の陰極が第２
のアドレス線３２ｂに接続される。各々のアドレス線３
２ａ、３２ｂが関連したトランジスタ４１．４２のベー
ス電極に夫々接続される。トランジスタ４１．４２のエ
ミッタ電極が大地電位に接続され、そのコレクタ電極は
夫々法に述べる様に接続される。

局部制御手段１１が複数個のスイッチ手段４５−１乃至
４５−ｎを有する。各々のスイッチ手段は一時接触形の
単極双投スイッチ装置である。この為、各々のスイッチ
装置１４５−Ｋ　（１≦に≦ｎ）は周知の、壁に装着さ
れたスイッチ装置であってよく、第１及び第２の互いに
排他的なスイッチ４５ａ−Ｋ及び４５ｂ−にで構成され
るとみなすことが出来る。この各々の一方の接点が大地
電位に接続され、他方の接点が関連した１つのｆｆｉ線
端子４６ａ、４６ｂに夫々接続される。スイッチ４５ａ
−Ｋを使ってオン／オフ機能を制御することが出来、ス
イッチ４５ｂ−Ｋを使って、マイクロコンピュータ１４
の上／下フラグの状態によって定められた向きに（この
スイッチが閉じている時間の長さに関係する分だけ）出
力レベルを変えることが出来る。このフラグは、予め設
定した出力上限又は下限に達する度に（遅延時間の後）
反転する。

局部制御母線１０ｂは１対のスイッチ入力端子４６ａ　
、４６ｂを持ち、その各々に少なくとも１つ、一般的に
は幾つかのスイッチ４５を接続することが出来る。

局部制御インタフェイス・手段２０が大きさＶＳＷのス
イッチ枝路動作電圧を利用する。スイッチ枝路動作電圧
ｖｓｗの大きさは、動作中に、スイッチの接点に酸化物
等が形成されない位に高くすることが好ましい。各々の
抵抗素子４７ａ、４７ｂがスイッチ動作電圧＋Ｖｓｗと
局部制御インタフェイス回路の関連した１つの入力端子
４６ａ、４６ｂとの藺に夫々接続される。

１対の抵抗素子４８ａ、４８ｂの各々は一方の端子が局
部制御インタフェイス手段の関連した入力端子４６ａ、
４６ｂに接続され、他方の端子が１対の抵抗素子４９ａ
　、４９ｂの１つに関連した一方の端子に接続される。

各々の抵抗素子４９ａ。

４９ｂは他方の端子が大地電位に接続されている。

抵抗素子４８ａ　、４９ａの間の接続点又は抵抗素子４
８ｂ　、４９ｂの藺の接続点が、１対の２人力コレクタ
開放ナンド論理ゲート５１，５．２の夫々の一方の入力
５１ａ又は５２ａに接続されている。

論理ゲートの他方の入力５１ｂ、５２は一緒にマイクロ
コンピュータ１４のスイッチ出力Ｐ１６に接続されてい
る。ナンド・ゲート５１の出力５１Ｃが別の２人カスン
ド・ゲート５３の出力５３ｃと並列に結合され、ナンド
・ゲート５２の出力５２Ｃが第４の２人カナンド、・ゲ
ート５４の出力５４Ｃと結合されている。各々のゲート
５３．５４の一方の入力５３ｂ、５４ｂがマイクロコン
ピュータ１４のＡＤＤＲ出力Ｐ出力転１７に結合されて
いる。ゲート５３の残りの入力５３ａがアドレス手段で
あるトランジスタ４１のコレクタ電極に結合され、ゲー
ト５４の残りのλカ５４ａ″がアドレス手段であるトラ
ンジスタ４２のコレクタ電極に接続されている。ゲート
の出力５３ｃ、５４ｃはマイクロコンピュータのデータ
人力Ｐ２０．Ｐ２１にも夫々接続されている。

マイクロコンピュータの別の出力Ｐ１５がＡＤＣ手段１
６に対する何錠線（母ｌ１１８の一部分を形成する）と
なる。アナログ・ディジタル変換手段１６は、共通のス
イッチング・トランジスタ６０を利用した２つのく又は
更に多くの）単一勾配アナログ・ディジタル変換器で構
成される。トランジスタ６０はＮＰＮ形で、コレクタ電
極が大地電位に接続され、ベース電極がベース抵抗６１
を介してマイクロコンピュータ１４の何錠出力に接続さ
れ、エミッタ電極が抵抗６３を介して動作電圧＋Ｖに接
続される。積分静電容量素子６５がスイッチング・トラ
ンジスタ６０のエミッタ及びコレクタ電極の間に接続さ
れている。

所望のアナログ・ディジタル変換器の数と同じ数の複数
個の冑値スイッチング回路の入力が積分静電容量６５の
両端に接続されている。図示の実施例では、１対の閾値
スイッチング回路１６ａ。

１６ｂを用いている。第１の抵抗素子６７ａ又は６７ｂ
がトランジスタのエミッタ電極と積分静電容量、素子と
の接続点から、関連した演算増幅器７０ａ又は７０ｂの
夫々の非反転入力６９ａ又は６９ｂに接続されている。

１関連した帰還抵抗７１ａ又は７１ｂが関連した１つの
入ｂ６９ａ　、６９ｂと関連した演算増幅器の夫々の化
カフ３ａ又は７３ｂとの藺に接続されている。静電容量
素子７５ａ又は７５ｂが大地電位と、夫々の演算増幅器
７０ａ又は７０ｂの関連した反転入カフ７ａ又は７７ｂ
との間に接続されている。

第１の１対の直列接続抵抗素子７９ａ　、８０ａ又は７
９ｂ、８０ｂが動作電圧＋Ｖと関連した演算増幅器の反
転入カフ７ａ又は７７ｂとの閤に接続されている。別の
１対の直列接続抵抗素子８２ａ、８４ａ又は８２ｂ、８
４ｂが大地電位と夫々の抵抗素子７９ａ、８０ａ又は７
９ｂ　、８０ｂの接続点との間に接続されている。局部
感知装置の入力母線１０ｄが夫々抵抗８４８．８４１）
の両端に形成され、出力抵抗値が可変の局部感知装置１
１２ｂ、１２ａが夫々接続される。

感知装置１２ａは光電池等の様な光感知装置であり、こ
れに対して感知装置１２ｂはサーミスタ等の様な温度感
知装置である。夫々の演算増幅器の出カフ３ａ又は７３
ｂが関連したベース抵抗８６ａ又は８６ｂを介して関連
したスイッチング・トランジスタ８８ａ、８８ｂのベー
ス電極に接続される。両方のトランジスタ８８ａ　、８
８ｂのエミッタ電極が大地電位に接続され、そのコレク
タ電極が関連した１つの負萄抵抗９０ａ　、９０ｂを介
して動作電圧＋Ｖに夫々接続される。トランジスタ８８
ａのコレクタ電極がアドレス手段であるトランジスタ４
１のコレクタ電極並びに論理ゲートの第３の入力５３８
に接続される。トランジスタ８８ｂのコレクタ電極がア
ドレス手段でトランジスタ４２のコレクタ電極に接続さ
れると共に、第４の論理ゲートの入力５４ａに接続され
る。

マイクロコンピュータのＩｌｏの内、母線１０Ｃを介し
て中央ＩＩＩＩｌｌ装置１３との両方向通信に使われる
部分１４ｄは、母線電流を感知する中央制御装置トラン
シーバと共に動作する様に、構成することが好ましい。

母線１０ｃは撚り線の対であってよく、一方の線が大地
電位に接続される。動作線（接地されていない線）が可
融保護素子９３を介して雑音う戸波コンデンサ９４の第
１の端子に接続され、その他方の端子が大地電位に接続
される。

デ波コンデンサ９４の両端の信号が、ベース抵抗９５を
介して、スイッチングやトランジスタ９６のベース電極
に印加される。トランジスタ９６はエミッタ・ホロ９段
にあり、コレクタ電極が動作電圧＋Ｖに接続され、エミ
ッタ電極がエミッタ抵抗９７を介して大地電位に接続さ
れる。トランジスタ９６のエミッタ電極がマイクロコン
ピュータ１４の遠隔データ受信（Ｒ−ＲＤ　）入ｈＰ２
２に接続される。

マイクロコンピュータ１４のデータ遠隔送信（ＴＲＤ）
出力Ｐ２３が、ベース抵抗９８・を介して別のスイッチ
ング・トランジスタ９９のベース電極に接続され、この
トランジスタのエミッタ電極が大地電位に接続され、コ
レクタ電極が保護素子９３を介して母線１０（ｊの動作
線に接続されている。

ＤＡＣ手段２６を構成する発振器手段３０及び可変利得
増幅１１２８は、この出願と同日に出願された係属中の
米国特許出願（出願人控え番号ＲＤ−１２２４６）に記
載される様にすることが出来る。鐘単に云うと、発ｆｉ
ｌ！手段３０が非安定マルチバイブレータとして演算増
幅器１０１を利用し、１０ＫＨｚより若干低い周波数で
矩形波出力を発生する。直列接続の１対の抵抗素子１０
２．１０３が動作電圧＋Ｖと大地電位の圀に接続される
。゛抵抗１０２．１０３の閣の接続点、が製飾増幅器１
０１の非反転入力１０１ａに接続されると共に、帰還抵
抗１０４を介して増幅器の出力１０１ｂに接続される。

別の帰還抵抗１０５が増幅器の出力１０１ｂと演算′増
幅１１１０１の反転入力１０１Ｃとの間に接続され、タ
イミング・コンデンサ１０６が反転入力１０１Ｃと大地
電位の間に接続される。

発振出力波形が第１の抵抗１１０を介して別の演算増幅
器１１２の非反転入力１１２ａに印加される。算段転入
＃１１２ａと大地電位の間に可変抵抗１１４が形成され
ていて、固定抵抗素子１１６と複数個の抵抗素子１１６
ａ乃至１１６ｎを含む。各々の抵抗素子１１６ａ乃至１
１６ｎは第１の端子が大地電位に接続され、第２の端子
が同じ数のスイッチ手段１１８ａ乃至１１８ｎの内の関
連した１つの一方の接点に接続される。全てのスイッチ
手段１１８ａ乃至１１８ｎの他方の接点が非反転入力１
１２ａに接続される。スイッチ手段１１８ａ乃至１１８
ｎは制御モジュール１０が設けられた場所で手動で作動
することが出来、発振出力波形に加えられる減衰量を手
動で選択することが出来る様にしている。スイッチ手段
１１８ａ乃至１１８ｎは、負荷に対する制御信号の最低
レベルを設定する為、従って最高負荷レベルを設定する
為に利用することが出来る。この最高負荷レベルを遠隔
制御、中央制御又は局部制御の時に越えてはならない。

可変利得増幅器２８は５箇の抵抗素子１２０゜即ら１２
０ａ乃至１２０ｅをも含む。各々の抵抗は第１の端子が
マイクロコンピュータのデータ出力Ｐ１０乃至Ｐ１４の
内の関連した１つに接続され、他方の端子が演算増幅器
の反転入力１１２ｂに共通に接続される。演算増幅器の
出力１１２Ｃが抵抗素子１２２を介して′相補対称形の
１対のトランジスタ１２４ａ　、１２４ｂのベース電極
に接続される。ＮＰＮトランジスタ１２４ａのコレクタ
電極が大きさ＋Ｖ＋を持つ出力動作電圧源に接続され、
ＰＮＰトランジスタ１２４ｂのコレクタ電極が大地電位
に接続される。両方のトランジスタ１２４ａ　、１２４
ｂのエミッタ電極が結合コンデンサ１２６を介して負荷
制御データ出力母線１０ａ　　（図では撚り線の対で表
わす）に接続される。

母線１０ａは変圧器゛−整流器及び　波器又はその他の
適当なインタフェイス回路に結合することが出来る。帰
還回路１２８が複数個の抵抗素子１３０ａ乃至１３０ｎ
を含み、その各々は一方の端子がトランジスタのエミッ
タ電極の閣の接続され、他方の端子が同じ数のスイッチ
手段１３２ａ乃至１３２ｎの関連した１つの第１の接点
に接続される。これらのスイッチ手段の他方の接点が演
算増幅器の反転入力１１２ｂに並列に接続される。並列
接続した抵抗とスイッチの枝路の両端に固定抵抗１３０
を接続して増幅器の最高出力レベルを固ス績 定することが出来る。スイッチ手段１３２ａ乃至１３２
ｎは手動で操作することが出来るし、或いはプログラム
制御（図に示してない）の為、マイクロコンピュータの
他の出力に結合することが出来る。

次に第１図、第２図、第３図及び第３ａ図乃至第３ｑ図
について、制御モジュール１０の動作を説明する。

制御モジュールに電力が印加されると、マイクロコンピ
ュータのビンＲ８Ｔには、抵抗１３５及び静電容１３６
の作用によって正の電圧が加えられ、マイクロコンビ１
−夕のリセット状態を解除する。リセット状態が解除さ
れると、マイクロコンピュータのプログラム計数器が、
そのＲＯＭ部分１４ｃに貯蔵されたファームウェア・プ
ログラムの暖初の位置に設定され、プログラムの開始工
程２００（第３ａ図）に入る。開始工程に対して記憶装
置に貯蔵されている命令が、ＣＰＵ１４ａに対し、ＲＯ
Ｍ１４Ｃの内、パラメータ初期設定順序（工程２０５）
が貯蔵されている部分を指示する。ＲＯＭに貯蔵されて
いる定数を、マイ７’。

コンビュー夕の出力線Ｐ１０−Ｐｌ　４に最初に利用出
来るディジタル・データのピット・パターンとして利用
する。

利得選択線Ｐ１０−Ｐ１４の内、論ＷＯレベルを受取る
ものは大地電位に接続されている様に作用し、論理ルベ
ルを受取る線は略閤路インピーダンス・レベルを持つも
のとして作用する。増幅器部分２８の利得がこうして大
地電位に接続された抵抗１２０ａ乃至１２０ｅによって
最初に設定され、制御データ波形出力１０ａの波形の大
きさを予定のレベルに設定する。出力波形の大きさが、
スイッチ１１８ａ乃至１１８ｎ及び／又は１３２ａ−１
３２ｎの手動−制御により設定された増幅器の最大利得
によって制限される。周期的な出力波形が母線１０ａを
介して可変光出力を発生する安定器と灯の種々の組合せ
に伝えられ、その入力制御部分は周期的な波形を隔離す
ると共に直流レベルに整流して、関連した灯を予定の初
期光出力レベルに定める。

■程２０５に於けるパラメータの初期設定の閤、マイク
ロコンピュータ１．４がＲＯＭ１４ｃの貯蔵位１から゛
最高光レベルの設定データの値ＭＡＸＯＮをＲＡＭ１４
ｂ内の選ばれた貯蔵位置へ転送する。データＭＡＸＯＮ
は、マイクロコンピュータの出力１１Ｐ１０−Ｐｌ　４
に加えられるデータ・ピット・パターンに制限値を加え
ることにより、可変利得増幅器の出力波形に定め得る最
低振幅を設定する。このデータ・ワードがＲＡＭ１４ｂ
内の予定の位置に貯蔵され、従って、そのレベルは、中
央制御１１１Ｆ３からの指令によって後で変更すること
が出来る。

制御モジュール１０が後で説明する局部専用様式になっ
ている場合、ＲＯＭに永久的に貯蔵されている初期最高
光レベル設定データは、この制御モジュールによって制
御される制御回路と安定器と灯との全ての組合せに対し
て、不変の最高光レベルとなる。

パラメータ初期設定工程２０５の間、マイクロコンピュ
ータのフラグも初期状態に設定される。

オン／オフ・フラグは灯の状態を反映するように設定さ
れ、ファームウェア・プログラムＲＯＭ１４Ｃで予め設
定した初期レベルがオフ以外のレベルである場合、この
フラグがオンにセットされる。

オン／オフ・フラグは、灯を最初にオフにする場合にだ
けオフにセットされる。メツセージ継続中（ＭＳＯＰＥ
ＮＤ）フラグを利用して、セットされている場合、ＲＡ
Ｍ１４ｂに貯蔵されているメツセージを特定の制御モジ
ュール１０が中央制御装置３へ転送する様にする為に、
制御モジュールがデータ母線１０ｃが空くのを持ってい
ることを知らせる。

フラグＭＳＧ　　ＰＥＮＤは初期設定の時にリセットさ
れ、この時メツセージを送る状態にないことを示す。灯
の明るさがスイッチ部分４５ｂ−にの閉路に応答して、
増加（上）又は減少（下）のいずれになるべきかを決定
する上／下フラグは最初は上位置に設定され、オン／オ
フ・フラグをオン状態にセット尊る場合、灯の給電を増
加することが出来る様にする。上／下フラグは最高光レ
ベル（ＭＡＸＯＮ）と、して設定された負荷レベルに達
するまで、上状態にとイまり、その後下状態に変わる。

このフラグは負荷出力レベルが最低許容レベル（ＭＩＮ
ＯＮ）（使う場合）に達するまで、又は、上状態にリセ
ットされるまで、上状態に保たれる。

パラメータを初期設定した後、ファームウェア・プログ
ラムが工程２１０に進み、そこで局部アドレス読取（Ｒ
ＤＡＤＲ）サブルーチン（第３ｂ図に示す）を呼出す。

エネルギ管理システム内の全ての制御モジュールに対し
て同じファームウェア・プログラムを利用し゛ているか
ら、動作の初めに、そして制御モジュールが中央制御装
置３から母線１０ｃを介して送られる指令情報に応答す
る為にはその前に、特定の制御モジュール１０に割当て
られた独特の局部アドレスをアドレス手段３２からその
マイクロコンピュータに読込まなければならない。

この為、ＲＤＡＤＲサブルーチンの初めの工程２１０で
、マイクロコンピュータの出力Ｐ１５が論理１し、ベル
にセットされ、スイッチング・トランジスタ６０を飽和
状態に保つ。ＡＤＣ手段の比較器の出カフ３ａ　、７３
ｂがこうして論理０出力レベルに設定され、トランジス
タ８８ａ　、８８ｂをカットオフ状態にする。トランジ
スタ８８ａ。

４１及びトランジスタ８８ｂ、４２によって夫々形成さ
れた多重化器は、この為夫々マイクロコンピュータの入
力Ｐ２０及びＰ２１に対する出力を決定するものとして
、アドレス手段であるトランジスタ４１．４２の入力を
選択する様に構成されている。この為、ＡＤＣ出力及び
スイッチが実行的にマスクされる（第３ｂ図の工程２１
１）。

次の工程２１２で、データ母線の各々の線ＤＢｏ−ＤＢ
ｓが個別に且つ逐次的に論理ルベルに付能される時、ア
ドレス・ピットがデータ線Ｐ２０、Ｐ２１に入力される
。最初のデータ母線のアドレス線ＤＢｏが論理ルベルに
付能されると、トランジスタ４１．４２は、関連した１
つのアドレス選択素子Ａｏ、Ａ＋が存在する場合にだけ
飽和ダる。いずれかのトランジスタが飽和すると、マイ
クロコンピュータ１４の関連したデータ入力は論理０レ
ベルになる。関連した１つのアドレス素子Ａｏ又はＡ＋
が（ダイオードを取去ったことにより、又は可融リンク
等を開いたことにより）存在しない場合、関連したトラ
ンジスタのベース電極には信号が入らず、従ってカット
オフ状態になり、マイクロコンピュータの関連した１つ
の入力Ｐ２０．Ｐ２１が、関連した１つの抵抗９０ａ。

９０ｂを介して動作電圧＋Ｖが印加されることによって
、論Ｊ１１レベルに引張られる様にする。

この為、出力Ｄ８ｏに論Ｉ！１ルベルを印加することに
より、局部アドレスの最初の２ビツトがニアドレス素子
Ａｏ、Ａｉの有無によって決定される。この後、データ
母線の残りの各々のアドレス線ＤＢ＋’−ＤＢｓが個別
に論理ルベルに上げられ、この為、１１１１１モジユー
ルの独特の局部アドレスの後続の２ビツト部分がデータ
輪Ｐ２０．Ｐ２１に読込まれる。データ母線の６本の線
全部が逐事的に論理ルベルに上げられると、１２ピツト
のアドレス・ワードがマイクロコンピュータのＲＡＭ部
分１４ｂに読込まれる。

これによって、２Ｉ２＝４０９６個の別異のアドレスを
持つ制御モジュール１０を中央制御装置の１本のデータ
母線１０ｃに接続し、個別にアドレスすることが出来る
。

制御モジュールが動作電圧を受取っている限り、特定の
アドレスがＲＡＭ１４ｂに貯蔵されたま）になっている
。この後、このアドレスが中央制御装置３からの任意の
伝送アドレス部分と比較する為に使われると、共に、中
央制御装置によって制御モジュール１０から開始される
様な、制御装置３への逆の任意のメツセージの伝送の前
文としても使われる。

この為、ＲＡＭ１６ｂにアドレス・ワードを貯蔵するに
は、１２ビツト・ワードを適正なビット位置にシフトし
く工程２１３）、その後指定された位置の内容と論理オ
アをとり（工程２１４）、最近に入力されたアドレス・
データ・ビットを指定された位置に入れることが必要で
ある。次に、ＲＡＭに対するアドレス・ビットの読込み
が完了したかどうかを確認する為の検査（判定工程２１
５）が行われる。１゛２箇のビット全部が適正な位置に
ない場合、サブルーチンは（１２１６で示す様に）ＲＤ
ＡＤＲサブルーチンの初め（工程２１０）へ戻る。アド
レス・ビットの読込み及び貯蔵が完了すると、サブルー
チンは工程２１７へ進み、第３ａ図の主順序に復帰する
。

次に主プログラムは工程２２０へ進み、そこで制御モジ
ュールが中央制御装置のデータ母線１００に接続されて
いるかどうかを判定する為に、ＢＬＳＣＯＮ・サブルー
チンを呼出す。ＢＬＳＣＯＮサブルーチン（第３Ｃ図）
は゛、制御モジュールが２つの別々の様式、即ち（Ｉ）
局部様式及び（Ｉｔ）プログラム可能な一般（ＰＲ，Ｏ
Ｇ）様式で動作することがある為に必要である。局部様
式では、データ母線１０ｃが中央制御装置に接続されず
、負荷出力レベルが局部ｉＩＩＪｗＪ手段１１及び局部
感知装置１１２によって制御される。ＰＲＯＧＩＩ式で
は、データ母線１０ｃが中央制御装置ｉ３に接続され、
最＾（並びに／又は最低）出力レベル（ＭＡＸＯＮ及び
ＭＩＮＯＮ）並びにその中間の出り値は、局部制御手段
１１の取消しがあってもなくても、また局部感知装置１
２からのデータを参照してもしなくても、中央制御装置
３によって設定することが出来る。

ＰＲＯＧ様式では、制御モジュール１０は、中央制御装
置からの指令に応答して、中央制御装置のデータ母線１
０Ｃを介して情報を伝送することも出来る。８し・５Ｃ
ＯＮサブルーチン２２０は制御モジュール１０を両方向
通信形エネルギ管理システムに使う場合に用いられ、デ
ータ母１１０ｃには、データ母線１０ｃが制御モジュー
ル１０に接続されている場合、成る時限（典型的には２
００ミリ秒）以内で正の電圧が存在する。

従って、初期工程２２１が２００ミリ秒のカウントで、
マイクロコンピュータ１４の内部計数器−タイマ・レジ
スタの初期設定をする。計数器−タイマ出力が２００ミ
リ秒のカウントの遅延Ｗ８ｒｍが過ぎた後に発生される
。計数器−タイマを設定すると、サブルーチンはＢＬＳ
ＣＯＮ２の節２２２を通って工程２２３に入り、そこで
データ母線１００の論理レベルを読取る。工程２２３で
読取ったデータ母線１０ｃの論理レベルを判定工程２２
４で利用する。データ母線が高であって、論理ルベルが
出ている場合、リブルーチンは工程２２５へ進み、遠隔
の中央制御ｌｖｉ置との接続が出来ているＰＲＯＧ状態
を表わすフラグ＜ＢＬＳＦＬＧ）をセットし、第２のフ
ラグ（ＬＳＦＬＧ）の状態は何等変更しない。

フラグＢＬＳＦＬＧをセットし、フラグＬＳＦＬＧをぞ
のま）にした後、サブルーチンは復帰工程２２ｄに入り
、ループの節２３０より手前で主プログラムに復帰する
。データ母１１１００の論理レベルが低であると、決定
工程２２４はＮｏ出力を発生し、サブルーチンは判定工
程２２７に入り、この時計数器−タイマのカウントをゼ
ロと比較する。カウントが０に達していなければ、工程
２２７はＮｏ出力を発生し、工程２２８に入る。こ１で
」１数器−タ、イマを減数し、ＢＬＳＣＯＮ２の節２２
２に再び入る。計数器−タイマが一杯に減数されて、そ
のカウントがゼロ、、になった時、判定工程２２７がＹ
ＥＳの答えを発生し、工程２２９に入る。■稈２２９で
は、フラグＢＬＳＦＬＧを破算し、２００ミリ秒の検査
期間の間のどの時も、遠隔の中央制御装置との母線１０
ｃに正の論理ルベルが存在しなかつたこと、並びに中央
制御装置が制御モジュール１０に接続されていないこと
を表わす。この為、フラグＬＳＦＬＧを局部状態にセッ
トする。これは特定の制御モジュール１０が局部様式又
は単独様式にあることを表わす。

工程２２９が完了した後、サブルーチンが工程２２６に
入り、ループの節２３０より手前の所で主プログラムに
復帰する。局部制御手段１１の母線１１ｂに接続された
スイッチの状態を表わすフラグＬＳＦＬＧは、中央制御
装置が接続され且つモジュールがＰＲＯＧ様式にある場
合にあっても、付能されることがある。中央制御装置３
は、遠隔制御のシステム１０の動作過程の間、フラグし
５ＦＬＧの状態をプログラムに従って変えることが出来
る。

こ）で初期設定段階が完了し、モジュールはスイッチ手
段１１の閉路による、又は遠隔の中央制御装置１３から
の指令を処理する用意が出来る。

主ループ局部様式 初ｔｕｌ設定したら、前に述べた様に、２００ミリ秒以
内のどんな時も母線１０ｃに論１！ルベルが現われない
ことをＢＬＳＣＯＮサブルーチンの工＆２２０で確認し
た場合、−制御モジュール１０は局部様式にある。局部
様式では（又はＰＲＯＧ様式で７ラグＬＳＦＬＧが付能
されている場合）、局部スイッチ４５−１乃至４５−〇
を利用して、上／トノラグの状態に応じて負荷出力レベ
ルを増減することが出来る。このフラグの状態は、スイ
ッチ部分４５ａ−１乃至４５ａ−ｎの内の１つを閉じて
、母線１０ｂの入力４６ａを大地電位にすることによっ
てＮｉｌさせる。

一日変化の向きが定められると、負荷出力レベルの変化
の大きさは、母線１０ｂの入力４６ｂに大地電位を加え
る為に、スイッチ部分４５ｂ−１乃〒゛４５ｂ−ｎの内
の１つを閉じている持続＊ｍ−に関係する。特定の用途
では、制御モジュールが局部様式又は遠隔制御様式のい
ずれにあっても、局部感知装置１２は使っても使わなく
てもよい。

主ループは、ループの節２３０から工程２４０（第３ｄ
図）でスイッチ読取サブルーチン（ＲＤＳＷＣＨ）を呼
出すことによって開始される。工程２４１で、出力Ｐ１
５の何錠翰及び出力Ｐ１７のＡＤＤＲ線が論理０レベル
に切換えられ、コレクタ開放ナンド・ゲート５３．５４
を実効的に入力Ｐ２０．Ｐ２１との接続から切離す。入
力Ｐ２０、Ｐ２１の論理レベルはこの時間遅した論理ゲ
ートの出力５１ｃ、５２ｃによって夫々直接的に定めら
れる。マイクロコンビ１−４夕のスイッチ出力Ｐ１６が
付能され、７論理・ルベルを発生してゲート５１．５２
を付能する。両方のスイッチ部分４５ａ−Ｋ及び４５．
ｂ−にの全ての部材が開いていれば、両方の入力Ｐ２０
．Ｐ２１が論理０人力を受取る。

いずれかのスイッチ部分４５ａ−Ｋ又は４５ｂ−にの任
意の１つの部材が閉じていれば、関連した入力４６ａ又
は４６ｂが大地電位に接続される。

関連したゲート人力５１ａ又は５２ａが論］ｌ！Ｏ入力
を夫々受取り、関連したゲート出力がマイクロコンピュ
ータの関連した入ｔＪＰ２０．Ｐ２１に対して論理１信
号を夫々供給し、スイッチが閉じていることを知らせる
。従って、マイクロコンピュータ１４は、出力Ｐ１６を
何部した直後に、その人力Ｐ２０．Ｐ２１を検査し、ス
イッチを押したという判定（工程２４２）を表わす論理
Ｏレベルがいずれかの入力に存在するかどうかを判断す
る。

スイッチが閉じていなければ、Ｎｏの判定が出て、サブ
ルーチンは復帰工程２４３に入り、主ループの順序内の
工程３１０に復帰する。入力Ｐ２０、Ｐ２１の内のいず
れかが論理Ｏであると、スイッチを押したというＹＥＳ
の判定が出て、サブルーチンを次の判定工程２４４に移
す。ＣＰＵがフラグ・レジスタを検査し、フラグＬＳＦ
ＬＧが局部状態にセットされているかどうかを判断する
。

フラグＬ　Ｓ　Ｆ　Ｌ　Ｇが局部状態にあれば、別の判
定工程２４５が行われ、こ）でオン／オフ・スイッチ部
分４５ａ−にの状態を検査して、オフが存在する（ＰＲ
３）かどうかを調べる。

スイッチ部分が連続的に押されてオフ・レベルを発生し
ている場合、ファームウェア・プログラムは灯即時オフ
（ＷＬＯＦＦ）サブルーチンの工程２４６に入る。ｃｐ
ｕが（工程２４７で）オン・オフ・フラグをオフ状態に
セットし、負荷がオフに転じたことを表わし、且つ上／
下フラグを上状態にして、負荷が最低値であり、この優
のレベルの変化は上向きに行わなければならないことを
表わす。現在の負荷レベル舎データがＲＡＭ１４ｂ内の
予定の位置に貯蔵され後で灯負荷をオンに転する時に使
われる。

工程２４８で、灯をオフに転する為、出力Ｐ１０−Ｐ１
４を制御して、１０ａにその値の周期的な波形信号を発
生し、これが入力ｌ１ＩＩ１１部と安定器と灯負荷の組
合せをオフ状態に転する。ＷＬＯＦＦサブルーチンが完
了したら、プログラムは工程２４９で、主ループの工程
２４０の後の所に復帰する。

工程２４５に戻って、ＯＦＦスイッチを押していなけれ
ば、判定工程２５０で上／下フラグの状態を検査するこ
とにより、いずれかのスイッチが閉じているかどうかが
検査される。フラグが上位置にあれば、サブルーチンは
出力レベル増加（ＬＭ　Ｐ　Ｕ　Ｐ　）サブルーチンの
工程２５１に続く。フラグが下位置にあれば、プログラ
ムは出力レベル減少（Ｌ　Ｍ　Ｐ　Ｄ　Ｎ　）サブルー
チンの工程２５２に続く。

ＬＭＰＵＰＭＰＵ−チンの工程２５１（第３ｅ図）は、
工程２５２で、スイッチのオン／オフ状態を再び検査す
ることによって開始される。オフのフラグは、灯がオフ
状態から再びオンに転じたことを示しており、従って、
プログラムは即時オンＷＢＬＯＮ順序に向い、工程２５
３から開始される。工程２５４で、負荷は予定の特定の
レベル、例えばＲ高出力の３８％に７０グラムされ、工
程２５５でオン／オフ・フラグがオン状態にセットされ
る。局部スイッチ信号の言う通りにし、減少した入力で
灯をオンにしたのでプログラムは工程２５６に入り、主
ループで工程２４０の終りに復帰する。

■稈２５２の検査の間に、オフ状態が存在せず、灯が前
にオンであったことを示す場合、プログラムは工程２５
７に向う。こ）で７ラグＬＳＦＬＧが局部状態にあるか
どうかを検査する。局部フラグがセットされていなけれ
ば、プログラムは工程２５９（後で説明する）に飛越す
。局部フラグが局部状態にセットされていれば、プログ
ラムは判定工程２５８に入る。工程２５８で、前に述べ
た様に、初期設定の時にＲＯＭからＲＡＭに転送された
現在設定した最高許容レベルＭＡＸＯＮに対してレベル
を検査する。このレベルは、プログラム可能な様式をこ
の後で利用する場合、遠隔の中央制御装置３からのデー
タによって改めることが出来る。　負荷出力レベルがＭ
ＡＸＯＮレベルより低いか或いはフラグＬＳＦＬＧが局
部状態にセットされていない場合（工程２５７）　、プ
ログラムは工程２５９に入り、負荷出力レベルを増数す
る。実際のレベル変化はＷＬＡＭＰサブルーチンの工程
２６０で行われ、この出願と同時に出願された係属中の
米国特許出願通し番号（出願入校え番号ＲＤ−１２２４
６）に記載された出力緩変化回路及び方法を利用して、
滑らかにレベル変更を行う。この方法は、振幅変調型で
も、パルス幅変調型でも、又はその他の可変信号特性変
調形式であっても、マイクロコンピュータの少なくとも
１つの計数器−タイマを利用するから、工程２６１では
プログラムの実行の継続が、レベル変化が実行されるま
で遅延する。

特に、中央制御装置からの［光レベルゆっくりと設定］
指令（後で第３に図について説明する）に応答して、或
いは特定の長さの時間の間、「変更Ｊスイッチ部分４５
ｂが閉じていることに応答してのいずれであっても、光
レベルのゆっくりした変化が要求される場合、次の手順
をふむ。

（１）マイクロコンピュータ１４がそのＲＡＭ部分１４
ｂ内の３つの位置を計数器−レジスタとして指定する。

第１の計数器−レジスタは、ＲＯＭ部分１４ｃから転送
されて来た基本的なシステム時定数データを保持する為
に利用する。ＲＯＭの値は、出力の変化を行う為に、負
荷、例えば安定器と灯の組合せに対して必要な時定数に
応じて、相異なるシステムでは異なっている。第２及び
第３の計数器−レジスタは基本システム時定数乗数を持
も、その値はシステム全体の時定数に従って変化し、好
ましい実施例では（８ビツト・レジスタに対し）１と２
５５の間で変わり得る。

（２）レベルをゆっくりと変化させる為、マイクロコン
ピュータ１４が全ての計数器−レジスタの初期設定をし
、次にその出力ＰＩＯ−Ｐ１４に新しいレベル・データ
を発生し、回路２６の可変利得を、基本システム時定数
の値に等しい期間の間、新しい値に設定する、この′後
、古い又は前の出力レベル・データがマイクロコンピュ
ータの出力Ｐ１０−Ｐ１４に、基本システム時定数の値
よりずっと長い期間の間、例えば、基本システム時定数
の値の約１００倍の期間の間、発生される。

（３）その後、第２の計数器−レジスタのカウントを１
だけ（例えば２のカウントに）増数し、これに対して第
３の□計数器−レジスタのカウントは１だけ減数する（
例えば９９のカウントに）。

次に第１及び第２の計数器−レジスタにあるカウントの
積に等しい期間の閣、例えば基本システム時定数の２倍
の時間の間、出力Ｐ１０−Ｐ１４に新しいレベル・デー
タを発生し、その後筒１及び第３の轟ｌ数器−レジスタ
にあるカウントの積に等しい期間の間、例えば基本シス
テム時定数の９９倍のｖ１間の間、古いレベル・データ
を出力する。

（，４）第２の計数器−レジスタの増数並びに第３の計
数・器−レジスタの減数を続ける、新しい出力レベルに
ある時間の長さが着実に増加し、その閣古い出力レベル
にある時間の長さが着実に減少する。第２の計数器−レ
ジスタが一杯に、例えば１００のカウントに増数され、
且つ第３の計数混−レジスタがＯのカウントまで一杯に
減数されるまで、この過程を続ける。そうなった時、マ
イクロコンピュータが新しいレベルに対するデータを連
続的に出力する。

従って、負荷出力レベルは離散的に変化しているが、観
る者にとっては、その変化が徐々に行われる為、ゆっく
りと且つ連続的に変化した様に見える。この徐々のレベ
ル変化が完了した後、プログラムの工程２６２に入り、
プログラムは主ループの工程２４０の終りに復帰する。

工程２５８で、出力レベルが値ＭＡＸＯＮより小さくも
等しくもないことが比較によって判ると、工程２６３に
入り、変化が起ら、ないことをスイッチの操作員に知ら
せる為に、長い遅延が開始される。この遅延の終りに、
出力レベルは現在設定した鏝高レベルを越えて増加する
ことは出来ないので、上／下フラグが工程２６４で上状
態にセットされ、負荷出力レベルのこれ以降の変化は減
少である必要があることを示す。上／下フラグをセット
すると、プログラムは工程２６５へ進み、主ループの初
めにあるループの節２３０に復帰し、別のスイッチ命令
を検査する。こういうスイッチ命令は、（現在ではこれ
以上負荷出力を増加することは出来ないので）、負荷出
力の減少を要請するものであることがある。

出力レベルの減少を指令された場合、ＲＤＳＷＣＨサブ
ルーチンが前に述べた様に最終的に［ＭＰＯＮの工程２
５２に入り、第３ｒ図の順序が開始される。工程２６６
で、現在指令された負荷出力レベルを選択し得る最低出
力レベルＮｌＮ０Ｎに較べて検査する。選択し得る最低
出力レベルが現在使われていて、負荷出力がこのレベル
に等しい場合、プログラムは長い遅延工程２６７を通り
、その後１程２８６で、上／下フラグを上状態にリセッ
トし、上／下スイッチ部分２４５を次に閉じた時は、そ
れを上指台と解釈する必要があることを表わす。フラグ
をセットした後、工程２６９に入り、プログラムはルー
プの工程２３０に復帰し、Ｒ１’）ＳＷＣＨサブルーチ
ン（工程２４０）に再び入り、上／下スイッチが引続い
て閉じていれば、それを光レベルを増加する様にという
要請と解釈する。

レベル比較工程２６６で、現在の負荷レベルがＭＩＮＯ
Ｎレベルでないと判ると、工程２７０に入り、現在のレ
ベルを減少する。工程２７０で指令された負荷レベルを
減少すると、工程２７１でＷＬＡＭＰを呼出すことによ
り、滑らかなレベルの変更が実行される。ＷＬＡＭＰサ
ブルーチンは前に工程２６０について説明した。ＷＬＡ
ＭＰサブルーチンによる滑らかなレベル変更手順が行わ
れている問、プログラムは、マイクロコンピュータがそ
の内部計数器−タイマの利用を終るまで、遅延工程２７
２を進む。終った時、工程２７３になり、プログラムは
主ループの工程２４０の終りに復帰する。

主ループＰＲＯＧ 工程２２０で、遠隔の中央制御装置のデータ母線１０Ｃ
が制御モジュール１０に接続されていると判定されると
、ループの節２３０の後ＲＤＳＷＣＨサブルーチンの工
程２４０が続く。前に説明した工程２４１乃至２４４が
行われるが、比較工程２４４の結果は、フラグＬＳＦＬ
ＧＳＰＲＯＧ状態にセットされている為、Ｎｏの結果に
なる。

この時プログラムは工程２８０（第３ｄ図）からＲＤＬ
ＳＷＬサブルーチンに入る。マイクロコンピュータが工
程２８１でスイッチの状態を検査し、そのＲＡＭ１４ｂ
の予定の位置に、各々のスイッチの接触状態を含むメツ
セージを形成し、後で中央制ｍ装置へ伝送が出来る様に
する（工程２８２）。−■メツセージがＲＡＭの貯蔵場
所にＦ組込」まれると、プログラムは工程２８３のメツ
セージ伝送（Ｔ　Ｒ）サブルーチンを呼出す。ＴＲサブ
ルーチンを行った後、プログラムは工程２８４に入り、
主プログラムのＲＤＳＷＣＨの工程２４０の終りに復帰
する。

メツセージ伝送（ＴＲ）サブル−チン並びに中央−１１
１１１装置から制御モジュール１０に伝送されるメツセ
ージは、第３図に示す４０ピツトのメツセージ形式を用
いる。この５バイトのメツセージは３つの真フラグ・ビ
ットＦ２．　　Ｆｏ３つの相補フラグ・ビットＦ２−Ｆ
ｏ及びそれに続くアドレス・ビットＡ９及びＡ８を持つ
フラグ・ワードから始まる。アドレス・ワードが制御モ
ジュールのアドレスの最下位の８ビツトＡｙ　−Ａｏを
伝達する。

機能ワードは１ｌＪＩＩＩＩモジユールのアドレスの最
上位の２ビツトＡ　ｕ及びＡｕ＋を持ち、それに固定３
ビツト順序（０１１）及び３つの機能ビット　ｆ２−ｔ
ｏが続き、制御モジュールの機能情報を遠隔の中央制御
装置へ伝°送する様になっている。

８個のデータ・ビットＤｏ　−Ｄｙ　　（中央制御装置
から受取る）を持つデータ・ワードは、とり得る１６Ｉ
！の指令数の内の１つを伝送する為、データ・ビットＤ
＜−Ｄｙの上位ニブルを利用する。

データ・ビットＤｏ−Ｄａの下位ニブルは、上位ニブル
で伝送された関連する指令数に対する指令データの４ビ
ツト（存在する場合）を持っている。

最後に、８個のパリティ・ビットＰｏ−Ｐ７を持つパリ
ティ・ワードが伝送される。相補７ラグ及び真フラグ・
ビットはＣＰＵのフラグ・レジスタにあるオン／オフ、
上７１９局部／ＰＲＯＧ、ｌ−８ＦＬＧ、ＢＬＳＦＬＧ
、感知装置付能等のフラグの状態情報又はその設定状態
を伝送する為に利用される。

第３Ｑ図のメツセージ伝送（ＴＲ）サブルーチンで、メ
ツセージ・データが、（Ｉ）第３図のフラグ、アドレス
、機能及びデータの各々ワード形式に従ってＲＡＭ１４
ｂで組立てられ、（ＩＩ）検査され、（１）それからパ
リティ・ビットを発１しく１稈２９０）、パリティ・ワ
ードを形成する（第３図参照）。データ情報及びパリテ
ィ情報からこ）で完全なメツセージが組立てられると、
次にプログラムは判定工程２９１に入り、遠隔の制御ｌ
装■のデータ母線１０ｃが使用中であるかどうかを判断
する。母線が使用中であると、メツセージ処理中フラグ
が工程２９２でセットされ、ＴＲサブルーチンは工程２
９３を介してＲＤＳＷＣＨサブルーチンの工程２４０の
終りに復帰する。母線１０ｃが使用中でない場合、工程
２９４でマイクロコンピュータ１４が母線を「捕捉コし
てそのアクセスを得る。母線を捕捉するには、制御装置
のマイク【］コンピュータＴＲＤ出力Ｐ２３に論理ルベ
ルを発生し、トランジスタＱ７を飽和させ、母線１０ｃ
の動作線を略大地電位に接続する。好ましい実施例では
、データがパルス幅変調によって送られ、各データ・ビ
ット・パルスの長さは論理１状態も論理０状蝶も予め定
められている。マイクロコンピュータ１４は種々の速度
でデータを受取ることが出来るが、伝送は予定のパルス
幅技術を使わなければならない。

工程２９４で母線１０ｃを捕捉すると、マイクロコンピ
ュータ１４は母線を論理０レベルに保ち、工程２９５で
、最初の比較的長いブロック間ギャップ（ＬＩＢＧ）を
送る。この時マイクロコンピュータの出力Ｐ２３は、ト
ランジスタ９９を飽和させて線にインピーダンスを接続
し且つ線を不作動状態にする論理ルベルと、トランジス
タ９９をカットオフにして母線１０ｃを解放し、母線１
０Ｃを動作状態にする論理０レベルとの間で変化する。

従って、母線に接続されたトランジスタ９９のコレクタ
・エトツク間出力インピーダンスによって、動作状態及
び不作動状態の各々が伝送される時間の長さを変えるこ
とにより、メツセージがモジュール１０から中央制御装
置３へ伝送される。

５０％のデユーティ・サイクルを持つパルスを利用して
、工程２９６で前文が送られ、その後■稈２９７でメツ
セージが続く。２つの制御モジュールが同時に伝送する
と、その内の１つのモジュールから既に送られているメ
ツセージの完全さが損われるので、それを避ける為、ピ
ット調停技術が利用される。データ母線が遠隔の中央制
御装置によって動作状態に設定されている場合、母線の
動作状態が直らに受信され、ＲＲＤ入力Ｐ２２の論理ル
ベルとして、マイクロコンピュータに読込まれる。別の
モジュールの作用によって状態が不作動状態に変化する
と、現在メツセージを送っているモジュールはデータ母
線を放棄し、内部ＲＡＭ１４ｂ内の選ばれた位置にメツ
セージ処理中フラグをセットする。

この為、工程２９８でデータ母線１０Ｃの放棄が検査さ
れ、メツセージ全体が送られていないと、メツセージ処
理中フラグ・セット工程２９２が続く。メツセージ処理
中フラグがセットされた後、サブルーチンはＲＤＳＷＣ
Ｈサブルーチンの工程２４０に復帰しくＴ程２９３）　
、この後、メツセージをもう一度送ろうとする。メツセ
ージ全体が送られている場合、工程２９８の後に工程２
９９が続き、こ）でメツセージ処理中フラグが破算され
、ＲＡＭの単一メツセージのバッフ？に処理中のメツセ
ージが貯蔵されていないことを表わす。

メツセージ処理中フラグを破算すると、工程３００がプ
ログラムをＲＤＳＷＣＨサブ−チンの工程２４０に復帰
させる。

局部又は遠隔様式のいずれであっても、スイッチ・デー
タを読取ると、ＲＤＳＷＣＨサブルーチン２４０が完了
し、主ループのプログラムは次に工程３１０でメセージ
処理中フラグを検査する。

メツセージ処理中フラグがセットされていると、（工程
２９８又はその他で）メツセージ全体が送られていない
から、プログラムは前に述べた工程２８３の様に、メツ
セージ伝送（ＴＲ）サブルーチンを呼出す。ＴＲサブル
ーチンが完了するが、或いはメツセージ処理中フラグが
セットされていないと、主プログラムがループ１の節３
１５につながり、ＲＤＢＬＳサブルーチン呼出し工程３
２０（第３ｈ図）へ進む。

ＲＤＢＬＳサブルーチンは判定工程３２１に於けるフラ
グＢＬＳＦＬＧの判断から開始される。

このフラグの状態は、ＢＬＳＣＯＮサブルーチンの１程
２２０で既に設定されている。フラグＢＬＳＦＩ　Ｇが
論理０状態にセットされていて、遠隔の中央制御装置の
データ母線１００がＩＩＩ御モジュール１０に接続され
ていないことを表わす時、プログラムは工程３２２へ移
り、ループの節２３０に復帰する。フラグＢＬＳＦＬＧ
が論理１状態にセットされていて、遠隔の中央ＩＩＩ御
装習の母線１０Ｃがｍｉ制御モジュール１０に接続され
ていることを表ね寸時、次にプログラムは、判定工程３
２３で、データ母線１０ｃが低の論理レベルであって、
マイクロコンピュータの入力Ｐ２２に低の論理レベルを
供給しているかどうかを判断する。

低の論理レベルが存在すると、データ母線１０Ｃは、動
作状態にはなく、プログラムは工程３２２からループの
節２３０へ出て行く。データ母線に論理ルベルがあると
、線は動作状態にあり、マイクロコンピュータは判定工
程３２４で、長いブロック間ギャップ（ＬＩＢＧ）を探
す。各々のメツセージは、弗型的には２乃至６ミリ秒程
度の持続時間を持つＬＩＢＧ信号から始まるから、母線
１０ｃに入って来るどのデータも、こういう長さのＬＩ
ＢＧがあるかどうか検査される。この為、マイクロコン
ビ１−夕１４はデータ母線１０ｃが動作状態である時間
を計数し、持続時間がＬＩＢＧ信号にとって十分な長さ
でなければ、母線１０Ｃの信号を無視し、マイクロコン
ピユー′夕は工程３２２を介して、ループの節２３０に
復帰し、再び局部スイッチを監視する。

然し、十分な長さを持つＬＩＢＧ信号を受取ると、マイ
クロコンピュータ１４は工程３２５に続き、到来メツセ
ージの前文部分が５０％の速度（即ち５０％のデユーテ
ィ・サイクル）で受信される。マイクロコンピュータ１
４は、予定数、例えば４個の前文パルスの各々に対し、
データ母線１０ｃが不作動状態にある時間を計数する。

工程３２５の一部分として、マイクロコンピュータが受
取るべき予め′選ばれた数のパルスに対する合計時間が
決められ、次にこの合計時間をパルスの総数で除し、５
０％の速度に対する平均値を出す。この速度を使って、
この後に続くパルス幅変調された論理Ｏ及び論理１のデ
ータ・ビットに対するｌｌ値を計算する。

ＲＯＭ１４ｂは、メツセージの前文並びに始めの５０％
のデユーティ・サイクルを持つパルスを受取る合間の正
規のブロック間ギャップ時閣内に、こういう閾値を計算
し、計算した閾値を後で検出に使う為、ＲＡＭ１４ｃの
予定の位置に貯蔵するファームウェア・サブルーチンを
持っている。マイクロコンピュータはデータ母線が動作
状態に復帰するのを持ち、線が動作状態にと寸まる時間
を計数する。

データ線が不作動状態になったことをマイクロコンピュ
ータが検出すると、計数が終了し、カウントの値が■程
３２５で決定された種々の閾値と比較される。このカウ
ントを使って、受取った情報ビットが論理１であるか論
理０であるかが工程３２６で判断され、受取った論理ビ
ットがＲＡＭ１４ｃ内の予定のバッファ位置に貯蔵され
る。

カウントの持続時間が前に決定した閾値以内でない場合
、メツセージを無視し、モジュールのプログラミングを
変える措置は何もしない。サブルーチンは工程３２２か
ら出て行ってループの節２３０に復帰する。

メツセージ全体、例えば４０個のデータ・ビットが復号
され、工程３２６でマイクロコンピュータのＲＡＭに貯
蔵された後、マイクロコンピュータはこのメツセージの
解釈に准む。この為最初に、工程３２７で、受取ったフ
ラグ・ビットＦｏ−Ｆ２及びＦｏ−Ｆｚを検査する。受
取ったフラグ・ビットが成る制御モジュールに対する伝
送として、伝送を確認する様に予定の形で選択されたフ
ラグ・ビット順序に等しい場合、復号を続番プる。然し
、復号されたフラグ・ビットが制御モジュールに対する
伝送を確認しない場合、プログラムは工程３２２を介し
てループの節２３０に復帰する。

受取ったフラグ・ビットが成る制御モジュールに対して
適正なものであると判断されると、受取ったメツセージ
の最初の３２個のビット（フラグ・アドレス、機能及び
データの各ワードにある）がパリティ検査を受ける。こ
れらの３２ｉ１のビットに対するパリティ・ワードを発
生して、受取った最後の８個のビットＰｏ　−Ｐ７　　
（パリティ拳ワード）と比較する。パリティ検査がよく
なければ、プログラムは工程３２２から出てループの節
２３０に復帰する。受取ったパリティ・ビットが正しけ
れば、工程３２８に入り、受取ったデータ内に特定され
ている制御モジールのアドレス・ビットＡｏ−Ａｕを特
定の制御モジュール１０に対し、アドレス素子Ａｏ−Ａ
ｎによって予め設定されている局部アドレスに対して調
べる。

この為、受取ったメツセージのアドレス部分が、ＲＤＡ
ＤＲの間、設定されて貯蔵されているアドレス部分に対
して検査される。この制御モジュールの独特のアドレス
を受取らなかった場合、伝送を無視し、７０グラムは■
程３２２から出て行き、ループの節２３０に復帰する。

特定の制御モジュールのアドレスを受取った場合、ＲＤ
ＢＬＳサブルーチンは指令復号（ＣＭＤＤＥＣ）■程３
２９に続く。

■程３２９で、データ・ワードの４つの指令数ビットＤ
４−Ｄｙが検査され、１６個の指令数の内のどれかが要
求されているかを判断する。データ・ワードの下位の４
ビットＤｏ−０３は、幾つかの指令を遂行するのに必要
なデータを持っている。

指令数は裏構造によって復号される（第３１図）。指令
数データ・ビットがＤｙ　、　Ｄｓ　、　Ｄｓ　、　Ｄ
４の順に配置され、ＲＯＭ１４ｃに貯蔵された予定の表
に対する指標として利用される４ピツト・ニブルになる
。この為、工程３３０で、ファームウェア・プ０−ダラ
ムは指令表の初めを指示し、■程３３１で指令データ・
ワードを入手すると、■程３３２でみつけた指令数を利
用して、工程３３３で指令表内の指令された位置へ進む
。表の指令された位置には、■程３３４で、受取った１
つの指令数に対してファームウェアで予め設定されてい
る特定のサブルーチン・プログラムの初めのアドレスが
ある。指令されたサブルーチン・アドレスを■程３３５
で呼出す。好ましい実施例では、１６個の指令の内、８
１１Ｌ、か現在割当てない。これは、）記の指令表に示
す様に、指令数と、関連した２進指令数表示（Ｄ７　、
　Ｄａ　、　Ｄｓ　、　Ｄ４　）、指令り１ルーチン・
ラベル及び指令機能を定めている。

一直−ｊＬＪＬ 指令数　　２進去丞　　サブルーチン・ラベル　　−一
一組令機龍一一一１　　　０００１　　　　　ＥＳＴＳ
ＥＴ　　　　　光レベルを早く設定２　　　００１０　
　　　５ＬＯ８ＥＴ　　　　　光レベルをゆっくりと設
定 ５　　　０１０１　　　　５ＥＴＬＳＷ　　　　　局部
スイッチの設定６　　　０１１０　　　　　ＳＥＴＭＸ
Ｌ　　　　　Ｍ高１／／’：、）Ｉｔ（１）設定８　　
　１０００　　　　　ＲＤＰＨＣＬ　　　　　光電池の
読取＊９　　　１００１　　　　　ＲＤＭＸＬＶ　　　
　　最高レベル（Ｄ読取声１０　　　１０１０　　　　
　ＲＤＢＡＬＺ　　　　　現在レベルの読取１１　　　
１０１１　　　　　ＲＤＬＳＷＬ　　　　　スイッチ接
点状態の読取声 本母線１０ｃを介して、制御モジュールから遠隔の中央
制御装置へ送られる逆の伝送。

指令数に０００１データ・ピットを利用した場合、■稈
３３５（第３１図）が、工程３４０で第３ｊ図のＦ、５
ＴＳＥＴサブルーチンを呼出す。

［光レベルを甲く設定］指令に関連したレベルに対する
指令データＤＩ　、Ｄ２　、Ｄ＋　、Ｄｏは、■８３４
１で記憶装置から得られ、判定工程３４２で、ゼロ・レ
ベル又は負荷オフ・レベルと比較される。指令されたレ
ベルがゼロ・レベルであれば、■程３４３でオン／オフ
・フラグがオフにセットされ、この１４ピツト・データ
順序Ｄａ　＋　Ｄ２　＊Ｄ＋　、Ｄｏによって定められ
る指令されたレベルは００００であって、これが灯しベ
ル設定工程３４４で設定される。

指令されたレベルがゼロ・レベルでなければ、■程３４
２の後に■程３４５が続き、そこでオン／オフ・フラグ
をオン状態にセットする。次に工程３４４に入り、デー
タ伝送のピットＤｏ−０３によって特定されたゼロ以外
のレベルに灯レベルが設定される。灯レベルが設定され
、新しいレベル・データが貯蔵された後、サブルーチン
は工程３４６から出て、主プログラムのループの節２３
０に復帰する。

指令数が００１０であれば、工程３３５が５ＬＯ８ＥＴ
サブルーチン（第３に図の工程３５０）を呼出す。この
［光レベルをゆっくりと設定］指令は、制御モジュール
が関連した負萄灯のレベルを、４ビット順序Ｄ３．Ｄ２
　、Ｄ＋　、Ｄｏの指令データ・ニブルによって定めら
れた値に設定する。

この為、■程３５１で受取って貯蔵した伝送から、レベ
ル・データが得られる。

判定工程３５２で、レベル・データが現在の灯レベルと
比較される。現在の灯レベルが新しく指令されたレベル
であれば、それ以上の措置は必要ではなく、プログラム
は工程３５３へ出て行き、ループの節２３０に復帰する
。現在の灯レベルが新しい受取った指令レベルのデータ
と等しくない場合、■程３５２から判定工程３５４へ出
て行き、そこで新しいレベル・データが現在のレベルよ
り大きいかどうかの判断を下す。

新しいレベルが現在のレベルより轟ければ、判定工程３
５５に入り、現在のレベルを最高負荷限界ＭＡＸＯＮと
比較する。現在のレベルが既に最高の限界にあれば、そ
れ以上のレベル上昇をプログラムすることは出来ず、プ
ログラムは工程３５３からループの節２３０へ行く。現
在のレベルが設定された最高レベル（ＭＡＸＯＮ）に等
しくなければ、プログラムは工程３５６に続き、そこで
前に説明したプログラムの工程２５９，２６０゜２６１
を利用して、「ゆっくり」様式で灯レベルを上昇する（
明るくする）。灯を明るくした後、新しいレベル・デー
タが、更新現在レベルとしてＲＡＭ１４ｃに貯蔵される
（工程３５７）。

然し、■程３５４で、新しく指令されたレベルが現在の
レベルより高くないと判ると、判定工程３５８に入り、
現在のレベルを設定された最低レベルＭＩＮＯＮと比較
する。ＭＩＮＯＮと特定の値がプログラムされていない
場合、これはゼロ・レベルにすることが出来る。現在の
レベルが設定された最低レベルであれば、それ以上の負
荷レベルの低下を１０グラムすることは出来ず、プログ
ラムは工程３５３からループの節２３０へ行く。

現在のレベルが設定された最低レベルＭＩＮＯＮにまだ
等しくなければ、プログラムは工程３５９に続き、そこ
で前に説明した工程２７１．２７２を利用して、ゆっく
り様式で出力灯レベルを低下する（暗くする）。■程３
５９で灯レベルを暗くした後、現在のレベルを再び工程
３５７で新しいデータを利用して更新し、プログラムは
工程３６０からループの節２３０に復帰する。

特定された指令数が０１００であれば、サブルーチン呼
出し工程３５５で、工程３７０の５ＥＴＳＷサブルーチ
ンが選択され゛る。このサブルーチンは第３Ｉｔ図に示
されているが、フラグＬＳＦＬＧをセットする。これは
何部された時、局部制御手段１１のスイッチ４５が負荷
レベルを制御することが出来る様にする。スイッチの２
つの設定状ＩＩ（スイッチの何部及びスイッチの不作動
）しかないので、１番目の指令データ・ピットＤｏだけ
を利用する。この為、■程３７１では、局部スイッチ設
定ビットＤｏデータを記憶装置から求め、それを判定■
稈３７２で２進１と比較する。データ・ピットＤｏが２
進０の値を持っていれば、局部スイッチ・フラグＬＳＦ
ＬＧを工程３７３で局部様式に設定する。■程３７２で
データ・ピットＤｏが１に等しいことが判ると、次の工
程３７３が７ラグＬＳＦＧをＰＲＯＧ状態にセットする
。

いずれかの■程３７３又は３７４の後、プログラムは■
程３７５に移り、主プログラムはループの節２３０に復
帰する。この後、局部スイッチ監視サブルーチンＲＤＳ
ＷＣＨ２４０に入る。

指令数が０１１０であれば、■程３３５が「最高レベル
設定」サブルーチンを実施する為にＳＥＴＭｘ１サブル
ーチン３８０（第３１図）を呼出す。■程３８１で、新
しい最高レベル（ＭＡＸＯＮ）データ・ピットＤｏ−Ｏ
ｓが記憶装置の受取メツセージ・バッファ部分から再生
され、工程３８２で、現在の最高レベル（ＭＡＸＯＮ）
データが貯蔵されている記憶位置に転送される。この後
プログラムは工程３８３でループの節に復帰する。

第３ｅ図のＩＭＰＵＰＭＰＵ−チンの工程２５８の様に
、レベル上昇を行う時には、何時でも新しいＭＡＸＯＮ
データを検査する。この為、このサブルーチンは、遠隔
の中央制御装■により、周囲輝度レベルを動的に制御す
ることが出来る。

■程３３５で呼出されたサブルーチン指令アドレスが現
在使われている成る指令のアドレスに対応しない場合、
第３１図のＣＭＯＤＥＣプログラムが工程３８５からル
ープの節２３０に復帰する。

指令数が論理ルベルに設定されたＤ７ピツトを持つ場合
、遠隔の中央制御装置へ返答の伝送をする必要がある。

例えば、関連した１０００のピット・パターンによって
指令数８（「光電池読取」指令）が呼出された場合、工
程３３５で呼出されたサブルーチンは工程３９０のＲＤ
ＰＨＣＩ−サブルーチンへ進む。制御上ジュールは、光
電池感知装置１２ｂの両端の電圧を求めることによって
、周囲照明レベルを決定すると共に、ディジタル値を中
央制御装置へ伝送する前に、この光電池の電圧をディジ
タル値に変換することが要求される。

この為、サブルーチンの最初の工程は、■程３９１で、
光電池読取順序Ｒ［）ＰＨＣＬを呼出すことにより、光
電池を読取ることである。この順序の始めにマイクロコ
ンビ１−夕の出力Ｐ１５（第２図）に論理１の何部信号
を設定して、スイッチング・トランジスタ６０をオンに
転じ、積分コンデンサ６５を放電する。コンデンサ６５
が確実に放電するには１ミリ秒より幾分長くか）るのが
桑型的であり、これによって関連した比較器１６ａ。

１６ｉ１の状態が変化して、出力トランジスタ８８ａ、
８８ｂがカットオフ状態になる。マイクロコンピュータ
のＷＡ達したデータ人力Ｐ２０．Ｐ２１は、トランジス
タ４１．４２及びゲート５１．５２が論理１出力状態に
あるので、論理１の入力レベルである。この後、制御順
序により、何部出力Ｐ１５を論理０レベルにし、トラン
ジスタ６０をオフに転じ、」ンデンサ６５を正の給電電
圧＋Ｖに向って充電させる。

マイクロコンピュータ１４の計数器−タイマ・レジスタ
に於けるカウントの増数は、トランジスタ６０がカット
オフになった直後に開始され、この為、比較器の出力が
状態を変えるのに必要な時間のカウントが得られる。こ
の比較器の出力変化は、積分コンデンサ６５の両端の電
圧が、アナログ・ディジタル変換器部分の内、特定の１
つに関連した感知装置１１２の両端の電圧と同じ大きさ
に達した時に起る。

特に光電池１２ｂの両端の電圧を読取る為、抵抗８４ａ
の両端の電圧が成る乗数を掛けて、積分コンデンサ６５
の両端の電圧に比例する時、トランジスタ８８ａをカッ
トオフから飽和状態に切換える。トランジスタ８８ａを
カットオフから飽和状態に切換えることにより、マイク
ロコンピュータ１４の関連したデータ人力Ｐ２０に論理
０レベルが発生し、その計数器−タイマを停止する。

ファームウェア・プログラムが伝送すべきメツセージ・
ワードを保持する５バイト・バッファに貯蔵する為、３
つの機能ピットｆ２．ｆ＋、ｔ。

を００１（光電池読取動作を表わす）に設定する（■程
３９３）。計数器−タイマ・レジスタから８ビツトのデ
ータ・ワードを求め、５バイト・バソファの内、伝送す
べきメツセージのデータ・ビットＤｏ−Ｄ７に当てられ
ている部分に貯蔵する（■程３９４）。■程３９５で（
第３ｇ図の）メツセージ伝送（ＴＲ）サブルーチンが呼
出され、特定のυ１ｗＪモジュールに対する１２箇のア
ドレス・ビットを追加し且つパリティ・ワードを発生し
た後、光電池データ・メツセージが遠隔の中央側ｍ＠＠
３へ伝送される。メツセージ伝送が完了すると、ＲＤＰ
ＨＣＬサブルーチンは工程３９６から出て行き、ループ
の節２３０に復帰する。

指令９であれば、「最高レベル読取Ｊ指令−を受取る。

その指令数のデータ・パターン１００１により、■程４
００のＲＤＭＸＬＶサブルーチンが呼出される。このサ
ブルーチン（第３０図）が、中央制御装置からの要請に
応答して、マイクロコンピュータのＲＡＭ部分１４ｂに
貯蔵された許容！＾レベルＭＡＸＯＮの値を中央制御装
置へ伝送する。

最初の工程は、■程４０１でＲＡＭ貯蔵装−から餉に限
定されたＭＡＸＯＮの値を求めることである。機能ビッ
トｆｚ、ｆ＋及びｔｏを０１０に設定して最高読取デー
タ・ワードが伝送されることを表示した後（工程４０２
＞　、貯蔵されているＭＡＸＯＮデータを伝送するデー
タ・ワードのデータ・ビットＤｏ−Ｄｓに入れる（工程
４０３）。

特定の制御モジュールのアドレスを追加し、■程４０４
でＴＲサブルーチンを呼出す。ＴＲサブルーチンが完了
した後、ＲＤＭＸＬＶサブルーチンは工程４０４を出て
ループの節２３０に復帰する。

指令９は単にマイクロコンピュータのＲＡＭの内、ＭＡ
ＸＯＮに割当てられているバッファに貯蔵された現在の
最高レベルを読取るだけであり、指令数６、即ち、「最
高レベル設定」指令を利用して、ＲＡＭに貯蔵されるＭ
ＡＸＯＮデータを変える。

「現在レベル読取」指令１０が伝送された場合、■程３
５５は、２３！値１０１０の指令数に応答して、ＲＤＢ
ＡＬＶサブルーチンの工程４１０を呼出す。第３ｐ図に
見られる様に、ＲＤＢＡＬＶサブルーチンは、ＲＡＭ１
４ｂの貯蔵バッファから現在レベル・データを求め（■
程４１１）、伝送すべ゛きメツセージ・ワードの機能ビ
ットｆｚ、ｆ＋、ｒｏを０１１に設定しく工程４１２）
、次に現在レベル・データの４ビツトを伝送すべきデー
タ・ワードのデータ・ビットＤｏ−Ｄｓに貯蔵（工程４
１３）してから、■程４１４でＴＲサブルーチンを呼出
す。メツセージが伝送された後、ＴＲ９ブルーチンは工
程４１５から出て、ループの節２３０に復帰する。

指令１１、即ち［スイッチ接点状態読取」指令が■程３
５５で受取られると、■程４２０のＲＤＬＳＷＬサブル
ーチンが、指令数の２道データ・パターン１０１１に応
答して呼出される。ＲＤＬＳＷＬサブルーチン（第３ｇ
図）は、それに割当てられたＲＡＭの貯蔵バッファから
スイッチ状態の情報を検索することによってスイッチ接
点の電圧レベルを求め（工程４２１）、次に工程４２２
でメツセージ・ワードの機能ビット’２ｏｆｌ＊１、を
１００（スイッチ接点読取動作を表わす）に設定し、■
程４２３で、スイッチ４５ａ及び４５ｂの２つの情報ビ
ットを伝送すべきメツセージに対する５バイト・データ
・バッファのデータ・ビットＤｏ及びＤ＋に貯蔵する、
工程４２４でＴＲサブルーチンを呼出し、メツセージが
伝送された後、ＲＤＬＳＷＮサブルーチンは工程４２５
を出て、ループの節２３０に復帰する。

第１図及び第４図について説明すると、別の好ましい制
御モジュール１０′は、制御論理手段１４′として、テ
キサス・インスッルメンツ社の１ＭＳ１１００型４ビツ
トφシングル・チップ・マイクロコンピュータを利用す
る。初期設定ダイオード４５０及びコンデンサ４５１が
マイクロコンピュータ１４′の初期設定入力ＩＮＩＴに
接続される。動作電圧が印加されると、マイクロコンピ
ュータがダイオード４５０及びコンデンサ４５１によっ
てリセットされる。Ｏ８ｃ入力に結合されたポテンショ
メータ４５２の値によって選択し得る周波数で、内部ク
ロック信号がマイクロコンピュータ１４′内で発生され
る。

マイクロコンピュータ１４′は１２８箇の４ピツト・ワ
ードを持つＲＡＭ、２キロバイトの記憶容−を持つＲＯ
Ｍ、及び１個の４ビツト入カボート（入力Ｋ１．に２．
に４．に８）及び１対の出力ボートを持つ１１０部分を
含んでおり、出力ボートは並列の８ビツト出力ボート０
を含み、この内の線００−０５が使われる。更に、１１
０部分は個別にラッチされる１１ピツトのボートＲ（線
Ｒｏ−Ｒｓ）を有する。

アドレス選択手段３２′は、各々直列のダイオードと可
融リンクの組合せを含む複数個のアドレス選択素子Ａで
構成される。個別にセット及びリセット可能な各々の出
力Ｒ３−Ｒ６が、直列のダイオードとリンクから成る組
合せの１つの選ばれたダイオードの陽極に接続される。

各々の組合せのリンク側の他方の端子が１つの入力に１
−に８に接続される。

中央υＩｔｌＤ装置の母線１０′Ｃが制御モジュールの
１１０手段１４′に接続される。到来データは受信デー
タ・バッファ回路４６２のバッファ作用を受ける。この
回路は作動入力増幅器４６５を含む。バッファ４６２の
出力４７３がトランジスタ４５７に接続される。

伝送データ・バッファ回路４７５がマイクロコンピュー
タ１４′からのデータを母線１０′Ｃを介して中央制御
装置へ伝送する。伝送すべきデータが出力線Ｒ１から、
光電子回路隔離器４７７の光放出ダイオード４７７ａに
直列に読出される。

フォトトランジスタ４７７ｄがダイオード４７７ａから
放出された光束に応答する。１対の雑音ｊり波静電容齢
素子４８６ａ　、４８６ｂが大地電池と入力母線の夫々
一方の端子４６１ａ　、４６１ｂとの間に接続される。

局部制御インタフェイス手段２０’　ａ　、２０’ｂを
持ち、これらが母線１０′ｂにより、少なくとも１、つ
の単極双投スイッチ手段１１′の各々の反対の選択可能
な端子に接続される。各々のスイッチ手段は共通端子が
母線の大地電位に接続されている。通常逆バイアスされ
たダイオード４９１８．４９１ｂが母線の入力電圧が動
作電圧の大きさを越えない様にし、ダイオード４９２８
．４９２ｂが母線の入力電圧が正の極性にならない様に
する。ＮＢ　波静電容１４９４ａ　、４９４ｂが設けら
れている。

アナログ・ディジタル変換手段１６′が個別に何部され
る出力線Ｒ２をその何部線として利用するが、詳しく説
明する必要はない。

ＤＡＣ手段２６′が発振器手段３０′及び可変利得増幅
器手段２８′を用いる。発振器３０′は、動作電圧が正
から負に変わった為に必要な変更を別にすると、第２図
の発振器３０の略同−である。

発振器手段３０′は、普通は照明制御の為に、１０ＫＨ
ｚより低い周波数で、可変振幅を持つ矩形波を出力する
が、これを使って、出力００−０５がセットされた時、
「オフ」信号が発生する為、約１５％のデユーティ・サ
イクルの（略同じ周波数の）パルス状波形を発生するこ
とが出来る。この実施例では、これが出力線０５の唯一
の使い途である。

可変利得増幅器２８′は５ヒツトの乗算形ディジタル・
アナログ変換器で、その乗数（利得）が、制御マイクロ
コンピュータ１４′の出力線Ｏ〇＝０４（母１１２４’
　）に出る２進データ・パターンによって設定される。

演算増幅器５３０はカット形比較器−増幅器集積回路（
例えばナショナル・セミコンダクタ・コーポレーション
の１Ｍ３３９型）の１／４にするのが有利であり、残り
の３つの装置が増幅器１０１，４６５．５１０に使われ
る。

この実施例の制御モジュール１０′の動作を第１図乃至
第４図の回路図と共に第５ａ図乃至第５×図のフローチ
ャードを用いて説明する。制御モジュール１０′に電力
が印加されると、入力ＩＮＩＴに接続された回路がマイ
クロコンピュータ１４′にＲＯＭにある予め選ばれたア
ドレスを指示する。このアドレスは記憶装置のチャプタ
ＯのベージＦの位ｉｉｏにある（第５ａ図の工程５７０
）。

開始工程５７０から、マイクロコンピュータは■程５７
５で、ＺＭＥＭサブルーチンを通じてＲＡＭ記憶装置を
破梼することにより、第１の動作順序を開始する。一旦
ＲＡＭが初期設定されると、プログラムはチャプタＯの
ベージ０ヘブランチし、■程５８０から始まって工程５
８５まで続く初期設定（ＩＮＩＴ）ルーチンを開始する
。工程５８５で、入力に１又はに２の一方が付能されて
いて、スイッチ手段１１′の内の１つが閉じていること
を表わす時、工程５８５は、少なくとも１つの入力が作
用していることを表示し、順序はＩＮＩＴ工程５８０へ
戻る。′工程５８５が作用している入力がないことを知
らせるまで、このループが続けられ、「入出力の初期設
定」順序が完了する。

次にプログラムは、工程５８７に入ることにより、特定
の１ＩｌＩＩＩＩモジユールに割当てられた「物理的な
アドレスの読取及び貯蔵」を行い、この工程で、１２個
のダイオードとリンクの組合せＡｏ　−Ａ　ｕによって
プログラムされたアドレスを読取る。

物理的なアドレスの読取は、最初に出力線Ｒ４を付能す
ることによって行われる。こうすると、完全なリンクを
持つダイオードとリンクの組合せ、即ちビットＡｏに対
するダイオードと完全なリンクの直＋１１回路が、最初
の４個のアドレス・ビットＡｏ−Ａ３の内の関連した１
つに対し、入力に１−に８の内の関連した１つに論理１
を発生する。

関連したリンクを遮断又は開路すること等によって（ビ
ットＡ１に対して示す様に）ダイオードとリンクの組合
せが予めプログラムされている場合、関連した入力線に
は論理０が存在する。最初の４個のアドレス・ビットを
読取った後、出力線Ｒ４が不作動にされ、出力線Ｒ５が
付能され、次の４個１群のアドレス・ビットＡ４−Ａア
をマイクロコンピュータの４ピツト入カボートに読込む
。この後、出力線Ｒ５が不作動にされ、出力線Ｒ３が付
能されて、アドレス中データの２１１のビットＡ８及び
Ａ９をマイクロコンピュータの入力に１及びに２に読込
む。この後、線Ｒ３を不作動にし、線Ｒ６を付能して、
アドレス・データの最後の２個のビットＡｌＧ及びＡ　
ｕを読込む。こうして直列に現われる１群の並列アドレ
ス・ビットが１２ピツト・ワードに組立てられる。次に
マイクロコンピュータは工程５８８に入り、再び作用し
ている入力があるかどうか検査する。入力が作用してい
れば、前に得られたアドレス・ワードは誤ったビットを
持っている慣れがあり、従って、プログラムはｌＮｌＴ
ｌ程５８０に戻る。作用している入力がなＩすれば、ア
ドレス・ワードが正しく読取られており、工程５８９に
入り、そこで１２ピツト・ワードをＲＡＭの予め選ばれ
た位置に貯蔵する。

この物理的なアドレスは、特定の！１１１１１モジュー
ルが中央ｖ制御装置によってアドレスされた時を確認す
る為、後でυ＋ｍモジュールから受取るすべての伝送の
アドレス部分に対する比較の為に、予め選ばれた位置か
ら呼出される。物理的なアドレスは、特定の制御モジュ
ールから中央制御装置への全ての伝送にも、この特定の
＄１１１１モジュールがその時データを伝送しているこ
とを確認する為に利用される。■程５８９が完了すると
、物理的なアドレスの読取及び貯蔵が完了する。

次に初期設定ルーチンは、［マイクロコンピュータのフ
ラグを初期設定し配憶装置に論理アドレスを設定する１
一連の工程に入る。論理アドレスは、限定されたブロッ
ク、限定されたマツプ又は限定されｔ、、：部門にある
全ての制御モジュールに同じ論理アドレスを割当てるこ
とにより、いずれも少なくとも１つの制御モジュールを
含むブロック。

マツプ及びセクタのアドレスすることが出来る様にする
。ブロック、マツプ及びセクタのアドレスに関して詳し
いことは米国特許第４，２１３．１８２号を参照された
い。例として云うと、１２ピツトの物理的なアドレス（
相異なる４０９６個の組合せの１つ）を割当てることが
出来るので、個別の制御モジュールは（論理１に設定さ
れた上位４ビツトと、下位の８個のアドレス・ビットと
の相異なる１つの組合せに対応する）とり得る２５６個
の論理アドレスの内の１つを割当てることが出来る。例
として云うと、論理アドレスは、全てのアドレス・ビッ
トが２進１である１６進アドレスｒＦＦＦＦＪに対応す
る４０９５（１０進法）の省略時状態に設定することが
出来るし、或いは下位の８ピツト・アドレスを任意に割
当て、上位の４ピツトは論理１にすることが出来る。更
に、万能アドレスをも割当てることが出来る。こうする
と、特定の１２ピツトの万能アドレスを受取った時、全
ての１１１制御モジユールが応答する。この実施例では
、この万能アドレスがＦＦＦＦ＋省略時状省略子状態ロ
グラムされている。この為、特定のアドレス、ブロック
、マツプ又はセクタのアドレス指定に利用される１つ又
は更に多くの論理アドレス、又は中実装置に接続された
全ての制御モジュールを制御する為の万能アドレスを使
うことが出来る。

フラグ及び論理アドレス初期設定順序は工程５９１から
開始される。こ）でマイクロコンピュータの種々のフラ
グが予め設定された初期状態に設定される。■程５９２
で、出力線Ｒ２が付能されて、ＡＤＣ１６’　が感知装
＠１２を読−取ることが出来る様にする。例として云う
と、制御モジュール１０’　を蛍光灯システムに利用し
、感知１２が光電池であって、負荷母線１０′ａに接続
された安定器と灯から成る負荷の照明出力状態に関する
データを発生する為に使われる。この後、■程５９３で
、前記スイッチ・オン・レベルが決定される。最高レベ
ルＭＡＸＯＮが１００％に設定されてＲＡＭに貯蔵され
、制御マイクロコンビ１−タは出力線Ｒ６を付能し、夫
々人力に１及びに２に、％０及び％１と記したダイオー
ドとリンクの組合せの状態を読取る。この為、ダイオー
ドとリンク各々の組合せに対し、特定のスイッチ・オン
・レベルを指定することにより、これから更に詳しく説
明する様に、局部制御スイッチ手段１１′を利用する時
、急速オンの特徴を持たせることが出来る。簡単に云う
と、％Ｏ及び％１多φ化入カブランチに関連したリンク
が両方共無きずであれば、第１のレベル、例えば最高負
荷の５０％を、スイッチ手段「オン」側が閉じた（例え
ば入力２２′ａ）ことを確認した時、直らに使うことが
出来る。

％０ブランチのリンクが開いていれば、入力に１の２進
Ｏレベル及び入力に２の２進ルベル（％１ブランチの閏
じたリンクによって発生される）が初期スイッチ・オン
・レベルを別の値、例えば７０％に設定することが出来
る。同様に、％１リンクに関連したリンクが開いており
、これに対して％０ブランチに関連したリンクが閉じて
いれば、第３のスイッチ・オン初期レベル、例えば６５
％を設定することが出来る。最後に、両方のリンクが開
いていれば、第４の初期スイッチ・オン・レベル、例え
ば６０％を予め選ぶことが出来る。この為、出力Ｒ６を
付能して入力に１及びに２の状態を読取ることにより、
■程５９３で初期スイッチ・オン・レベルを決定するこ
とが出来る。■程５９４で、負荷（灯）を成る初期の制
御された値、例えば最高出力の２５％までオンに転する
。論理アドレスは工程５９５で予め選ばれた値、例えば
１０３！数の４０９５に設定され、初期設定順序が完了
する。次にプログラムはループの節６００に入る。

主ループ又は実行ループ順序は、第５ａ図に示すループ
の節６００から始まる。灯（負荷）が「オフ」状態にあ
れば、ルーチンは工程６０２に進み、そこで線Ｒ２を不
作動にすることにより、光電池感知装Ｗ１２を不作動に
する。灯がオフであれば工程６０２、灯がオンであれば
工程６０１が完了した後、■程６０３で線ＲＯを付能す
ることにより、データ入力線を付能する。これによって
制御モジュールがデータを受取り、データ発信器４７５
がそれまで母線を捕捉していれば、データ母線１０′Ｃ
を解放することが出来る。■程６０２が完了した時、■
程６０４に入り、制御マイクロコンピュータ１４′に設
けられた監視タイマをトグル作動して、外部回路（図に
示してない）が制御モジュールが主ループを適正に実行
しているかどうかを判断することが出来る。この後、第
５ａ図のフローチャートの後続の工程に入る。

入力試験ルーチンは判定工程６２３ａがら始まる。こ）
で、局部制御インタフェイス手段の出力２２′ａの２３
１゛状態を検査することにより、全ての局部−制御スイ
ッチ手段１１′の「オフ」状態を試験する。局部スイッ
チが［オフ］状態になっていれば、プログラムは（第５
ｃ図の）オフ／下スイッチング・サブルーチン０ＦＤＳ
Ｗを呼出す。

オフのスイッチがサービスを必要としなければ、■程６
３１で暗フラグＤＭＦＬＧをリセットし、比較工程６３
２に入る。■程６３２で、全ての局部制御ｍＤｒ４ン」
スイッチの状態を試験する。論理レベルが存在すれば、
少なくとも１つの局部「オン」スイッチが作用しており
、プログラムは工程６３５（第５ｄ図）のオン／上スイ
ッチングφルーチン０ＮＵＳＷを呼出す。局部「オン」
スイッチが工程６３２で作用していなければ、工程６３
６で明フラグＢＲＦＬＧをリセットし、この後判定工程
６３７に続く。■程６３７で、感知装置（光電池）の母
ａ活動を検査する。

光電池の読取を希望する時、何時でも光感知装置１Ｐｃ
ＥＬＬサブルーチン６４５（第５ｂ図）を利用する。最
初の工程６４６は感知装置の出力が安定になる様に、約
１秒の遅延時間を作用させる。

次にサブルーチンはＰＣＥＬＬＯの節６４７を通過して
工程６４８に入り、そこで（内部計数器の）カウントを
初期設定する。アナログ・ディジタル変換は■稈６４９
から始まる。最初、入ｈＫが工程６５０で試験される。

第５ｂ図に示した動作は、特に第３ａ図乃至第３ｑ図の
説明から自ずと明らかであろう。

ＰＣＥＬ１４順序では、工程６５８でフラグＢＬＰＣＦ
を試験する。フラグが論理１にセットされていれば、第
５Ｓ図の光電池読取ＲＤＰＣＬサブルーチンの工程６６
０に入る。中央制御装■が光電池の検査を要求していな
い場合、フラグＢＬＰＣＦが論理０状態にセットされ、
工程６６１に入る。工程６６２で、光電池の読取が検査
される。

周囲光レベルが許容光レベルより低ければ、システムは
工程６６２から工程６６５（第５ｆ図）の負荷増加又は
明るさ増加サブルーチンＢＲＩＴＥにブランチする。周
囲光レベルが許容レベルより低ぐないと、周囲光レベル
感知装置の存在が検査される（工程６６６）。感知装置
が存在しなければ、この順序はループの節６００へ出て
行く。感知装置が存在すれば、工程６６７に入る。周囲
光レベル（工程６６７）が許容光レベルより高ければ、
ＩＩＪＩ１１作用は工程６７０（第５ｅ図）の負荷減少
０１Ｍサブルーチンに移り、光をルベルだけ下げる。■
程６６６で、周囲光レベルが許容レベルより高くないと
（そして工程６６２で周囲光レベルが許容レベルより小
さくないことが既に判っていると）１、負荷出力光レベ
ルは調節を必要とせず、ルーチンはループの節６００（
第５ａ図）へ復帰する。

「オフ・スイッチ」が閉じたことが検査されると、節６
３０（第５Ｃ図）のオフー薄明スイッチング・サブルー
チン０ＦＤＳＷが呼出される。■程６７２で、スイッチ
接点が閉じた時のはね返り防止にマイクロコンピュータ
１４″が利用される。

中央Ｍｉｌｌｉ装置の母線が工程６７３で検査される。

母線が作用していれば、プログラムはループの節６００
に復帰する。母線が作用していないと、工程６７４に入
り、入力Ｋを再び検査して、「オフ」スイッチが閉じて
いるかどうかを調べる。「オフ」スイッチが押されてい
なければ、プログラムはループの節６００へ出て行く。

「オフ」スイッチが押されていると、■程６７５でリセ
ット・フラグを破粋し、工程６７６に入って、負荷（灯
）がオフ状態にあるかどうかを判断する。灯がオフ状態
にあれば・、局部「オフ」スイッチが閉じた時、それ以
上の作用は必要ではなく、工程６７６からループの節６
００へ出て行く。負荷がオンであると、明フラグＢＲＦ
ＬＧがリセットされ（工程６７７）、工程６７８で薄明
フラグＤＭＦＬＧが試験される。ＤＭＦＬＧがセットさ
れていると、制御作用は工程６７０（第５ｅ図）の薄明
ルーチンＤＩＭへブランチする。ＤＭＦＬＧがセットさ
れていなければ、■程６７８から工程６７９へ進み、そ
こで１／２秒の遅延が発生する。中央制御装置の母線が
作用していれば（工程６２２’　）、ＩＮＰＴ２サブル
ーチン（工ｌ？６２４）を呼出す。母線が作用していな
ければ、工程６８０で７ラグＣＬＦＬＧを破算し、「オ
フ」スイッチを検査する（工程６８１）。オフ・スイッ
チがもはや押されておらず、利用者が灯を消すことを求
めている場合、工程６８２に入り、灯がオフに転じ、プ
ログラムはループの節６００に復帰する。この実施例で
は、１／２秒の遅延の後、スイッチを「オフ］状鍜に引
続いて押すことは、利用者が灯を消さず薄明にすること
を表わす。従って、■程６７０（第５ｅ図）のＤＩＭｉ
ｌ明サブルーすンが呼出される。制御モジュール１０′
は、照明制御システムに用いる時、スイッチの「オフｊ
側の短時間の作動で直りに灯をオフに転すると共に、ス
イッチを「オフ」側に引続いて作動する時、灯を薄明に
する様に作用する。同様に、スイッチの反対側即ち「オ
ン」側を引続いて押すことにより、灯レベルを上昇（明
るく）することが出来る。短時間の「オン」作動は即時
オン信号と解釈される。第５ｄ図の工゛程６３５から始
まるオン−１スイッチング・サブルーチン０ＮＬＪＳＷ
を参照されたい。

感知装Ｍ（光電池）の要請、中央制御装置の要請、又は
局部１１１ｍスイッチが閉じたことによる要請の内の１
つに応答して、２つのレベルの間でゆっくりしたレベル
変化を行う為、灯出力ＬＭＰＯＬＩＴサブルーチン（第
５ｇ図）を使う。ゆっくりしたレベル変化は、継続中の
米国特許出願（出願人控え番号ＲＤ−１２２４６）の方
法に従って行うことが出来る。

負荷のレベル１胃が指令された場合、負荷レベル上屏Ｂ
ＲＩＴＥルーチンの節６６５（第５ｆ図）が呼出される
。このルーチンは、工程７３７で指令フラグＣＭＤＥＬ
を試験することによって開始され、その残りの部分は自
明であろう。

節６２５から始まるＢＬＳＬサブルーチン（第５ｂ図）
は、母線１０′Ｃが低の論唾状態に引張られたことを検
出した時、制御モジュールの關御作用を中央制御装置に
移す為に利用される。この為、このルーチンは、工程７
６０で中央制御装置の母線の活動が検査されることから
始まるが、残りの部分は自明であろう。

節７７５（第５１図）から始まるメツセージ読取ＲＯＭ
５Ｇサブルーチンでは、中央１ｌＩｌｌ装隨からの４０
ビツトのメツセージが１ｌｊｌＤモジユールに読込まれ
る。メツセージ読取ルーチンが、工程７７７でカウント
を初期設定し、その後母線活動を検査して、中央制御装
置のデータ母１１１０’Ｃが解放された時を判断するこ
とによって開始される。

次にメツセージ伝送サブルーチンＴＭＳＧ　（第５ｊ図
）を説明する。サブルーチンの節６１０では、工程８０
２の所で、制御モジュールがそれにのせてメツセージを
伝送し得る様に、中央制御装置の母線１０′Ｃが空いて
いるかどうかを確認する検査を行う。中央制御装置の母
線が空いていなければ、メツセージ処理中７ラグＭＰＦ
ＬＧがセットされ（１程８０３）、ルーチンは（工程８
０５で）主ループのＩＮＰＴ節６２０である入力試験箇
所ＴＳＴＩＮへブランチする。母線が空いていれば、プ
ログラムはＴＳＭＧＩの節８１０を通過し、工程８１１
で中央制御装置の母線を捕捉し、この母線を低状態に保
ち、こうして別の制御モジュールがメツセージの伝送を
試みることが出来ない様にする。

成るυ１Ｉｌｌモジュールから衝突なしに全てのメツセ
ージ・ビットが伝送されると、工程８１９で最後の短い
ブロック閣ギャップ（ＩＢＧ＞が伝送され、他のむ１＠
モジユールが使える様に線路を解放しく工程８２０）、
中央制御装置又は他のｗ４Ｉｌモジュールがこのデータ
母線で伝送し、プログラム制御は主ループの節６００に
戻る。

中央制御装置の母線の指令を１１号するＣＭＤＤ　　−
ＥＣサブルーチンが第５に図に示されている。ＣＮＤＤ
ＥＣの節８００に入るのは、特定の制御モジュールを受
取り、遂行すべきリストされた制御機能を必要とする時
である。受取ったメツセージの機能ワードがＲＡＭにあ
る読取バッファＢＲＬＪＦに貯蔵されており、工程８２
２等でそこから検索される。

中央制御装置がゆっくりしたレベル変化を指令した場合
、５ＬＯＬＶＬ様式８３５（第５ｎ図）に入り、負荷（
灯）のオン／オフ状態を最初に工程８９１で検査する。

負荷（灯）がオフであれば、レベル変化は行うことが出
来ず、制御作用はループの節６００にブランチする。灯
がオン状態にあれば、新しいレベルＮＬＶＬのデータが
到来データ・バッファから得られる（工程８９２）。指
令された新しいレベルＮＬＶＬのデータが０に等しけれ
ば（工程８９３）、工程８９４で自動的にＯ以外の第１
のレベルに自動的に増数される。新しいレベルが最高許
容レベルより低ければ（工程８９５）、光電池感知装置
を工程８９６で不作動にする。新しいレベル拳データが
最高許容レベルより低（ないと、新しいレベル・データ
を工程８９７で最高許容レベルＭＸＬＶＬに等しくなる
様に修正し、その後光電池感知装置を何部する（工程８
９８）。■稈８９６又は８９８の光電池感知動作の後、
ＳＩ　０ＬＶＯの節９００に入る。ＢＲＩＴ　ＦＥす１
ルーチンの節６６５を呼出すことにより、ゆつ（すした
レベル変化サブルーチンが終る。中央υＩＩ！ｌ装冒が
許装置高レベルの変化を指令する時、ＳＥＴＭＡＸサブ
ルーチンの節８４０（第５ρ図）が呼出される。この指
令を受取ると、マイクロコンピュータは到来メツセージ
・バッファから新しい！高レベルＮＬＶＬデータを求め
、このレベルを最高レベルＭＸＬＶＬに等しく設定する
（工程９２３）。新しいレベルが０に等しければ（工程
９２４）、プログラムは第５−図の速いレベル変化ＦＳ
ＴＬＶＬルーチンの節８３０へ出て行く。

新しいレベルが０でなければ、プログラムは判定工程９
２６へ進む。現在の負荷レベルが新しい許容最高レベル
より低ければ（■程９２６）、何等の動作も必要とせず
、プログラムはループの節６００に復帰する。現在のレ
ベルが新しい許容Ｒ高レベルより高ければ、フラグＳＥ
ＴＭＸをセットしく工程９２８）、ゆっくりしたレベル
変化順序の様式９００を呼出し、現在の負荷出力レベル
を新しい許容最高レベルより轟くならない様にゆっくり
と低下させる。

中央制御装置が光電池の読取を要請する場合、ＲＤＰＣ
Ｌの節８４５（第５Ｑ図）を呼出す。中央制御装置のデ
ータ母線１０′ｃが不作動にされ、この為、中央制御装
置からのこれ以上の割込みなしに、光電池感知装置を読
取ることが出来る（工程９３１）。中央制御装置のデー
タ母線が不作動にされた後、アナログ・ディジタル変換
器１６′を初期設定しく工程９３２）　、フラグＢＬＰ
ＣＦを論理ルベルにセットする（工程９３３）。光電池
感知装置読取サブルーチンＰ　ＣＥ　Ｌ　Ｌ　Ｏの節６
４７（第５ａ図）を呼出して、実際に光電池を読取り、
次に一旦光電池感知装置の読取が行われたら、プログラ
ムを第５ｒ図のＲＤＰＣ１サブルーチンへブランチされ
る。

中央υ１ｍＨ８が、１ｌＪＩＩｌマイクロコンピユータ
１４′のＲＡＭの予め選ばれた場所に設定されている許
容Ｍ高レベルの読取を要求する場合、ＲＤＭＡＸの節８
５０（第５ｓ図）に入る。許容最高レベル・データＭＸ
ＬＶＬがその貯蔵位置から得られ（工程９４１）、機能
２に対する伝送バッファ情報符号データが設定され（工
程９４２）、■程９４３でＭＸＬＶＬ及びフラグ・ワー
ド情報が伝送バッファに貯蔵され（最高レベル・データ
だけでなく、４つの別々のフラグの状態も最終的に中央
υＩｌｌ装置へ伝送することが出来る様にし）、■程９
４４で新しいメツセージに対するパリティ・ワードを発
生する。この後、１ＭＳＧ１１程８１０を呼出して、中
央制御装置に対し、返送メツセージを伝送ケる。

中央υｊ御装置が実際の負荷出力レベルの読取を要請す
る時、レベル読取ＲＤＬＶＬサブルーチンの［１８５５
に入る（第５を図）。現在レベルＣＬＶＬデータが制御
マイクロコンピュータ１４′のＲＡＭの適正位置から得
られ（■程９４６）　、伝送バッファＴＢＵＦにある機
能符号データが３にセットされる（工程９４７）。現在
レベル・データが伝送バッファに貯蔵され（工程９４８
）　、新しいメツセージを発生する。このメツセージに
対するパリティ・ワードが発生される（工程９４９）。

この後ＴＭＳＧＩの節８１０を呼出して、実際の出ｈレ
ベル・メツセージを中央制御装置へ送る。

中央制御装置が、制御モジュールが負荷低下動作を行っ
て、全ての出力を新しいレベルに下げることを要請した
場合、５ＨＬＯＡＤサブルーチンの節８６５（第５ｕ図
）に入る。新しいレベルＮＬＶＬのデータは到来メツセ
ージから得られる（工程９５１）。現在レベルＣＬＶＬ
が新しいレベルより低いか又はそれに等しい場合（工程
９５２）、変更は必要なく、プログラムは節６００へ出
て行く。現在レベルが新しく指令されたレベルより高い
時、■＆９５３に入り、現在レベルは新しいレベルに等
しくなる様に設定される。この後、９萄出力レベルを速
いレベル変化（工程９５４）によって、実際に新しいレ
ベルに設定し、光電池感知装置は速いレベル変化の間の
誤った読取を防止する為に不作動にする（工程９５５）
。負荷動作が完了した後、サブルーチンが主ループ６０
０に復帰し、実行プログラムを続ける。

リセット指令を受取ると、節８７０（第５ｖ図）に入り
、これが内部リセットを発動して、強制的に省略時の値
を利用させる。即ち、■程９５７で、最＾レベルが許容
１ｉ高レベル、例えば１００％の負ｒ４（灯）出力に対
応するレベル１５に設定され、この時制御モジュールが
リセット様式で動作していることを表わす為にリセット
・フラグをセットしく■稈９５８）、光電池感知装置を
付随して（■程９５９）、ｆｆ１ｌ１１０’　ａの波形
の振幅に対する感知装４の帰還作用により、負荷（灯）
レベルをリセット・レベル１５に保つことが出来る様に
する。この後プログラムは主ループの節６００に復帰し
、実行プログラムを続ける。

ｉ後に、υ制御マイクロコンピュータは、指令ＴＳＴＭ
Ｄを受取った時、試験様式に入る様に命令して、ベンチ
試験又はその他の診断作業ルーチンを駆動することが出
来る。節８６０（第５Ｗ図）に入り、全ての出力線Ｒを
論理０レベルにセットする（工程９６１）。次に入力線
Ｋを読取り、その合計を確認する（工程９６２）。（Ｋ
８＝８）＋（Ｋ４＝４）＋（Ｋ２−２）＋（Ｋ１＝１）
の合計が１５に等しくなければ、合計の１５からの差が
入力Ｋを決定する。特定の入力に関連した翰Ｒがトグル
動作をする（工程９６３）。プログラムは工程９６２に
進み、再び入力線Ｋを試験する。

入力線にの和が１５に等しくなるまで、このループを続
ける。一旦にの和が１５に等しくなると、工程９６４に
入る。■程９６４は、４木の入力線Ｋが１５に等しくな
い和に設定され、少なくとも１つの入力Ｋが作用してい
ることを表わすのを持つ。入力にの和が１５である限り
、工程９６４はそれ自体を循環する。一旦入力Ｋが１５
に等しくない様になると、全ての出力１１Ｒを破算しく
工程９６５）　、線Ｋを検査して、Ｋ＝８であるかどう
か、即ら作用しているが入力に８であるかどうがを講べ
る（工程９６６）。入力に８が作用していれば、状態ラ
ッチを破算するが（工程９６７）、入ノ］Ｋ８が作用し
ていなければ、状態ラッチをセットする〈工程９６８）
。状態ラッチが適正な状態にある時、累算器レジスタを
破算しく工程９６５）、この時状態ラッチと累算器によ
ってアドレスされた特定の０出力が利用出来るようにな
る（工程９７１）。この後、累算器レジスタを増数する
（■稈９７２）。累算器の内容がゼロに等しければ（工
程９７３）、プログラムは工程９６５にブランチする。

累算器の内容がゼロに等しくなければ、プログラムは工
程６７１ヘブランチする。

ＴＳＴＭ［）順序は土日がなく、故障診断のみに使われ
ることが理解されよう。―＋ｍマイクロコンピュータは
、（試験する時、作業者がスイッチを設定すると言う様
な）特別の状況の時の外は、この８令を無視するように
、ハードウェア、ソフトウｒア又はその両方によって設
定することが出来る。

【図面の簡単な説明】

第１図は、何れも局部負荷制御情報を受取ると共に遠隔
の中央制御装置からの負荷制御情報を受取る複数個の１
１１１ｍモジュールによって、複数個の負荷が個別に制
御されるエネルギ管理システムの簡略ブロック図、第１
ａ図はこの発明に従って、関連した少なくとも１つの負
荷の□出力レベルを制御する為に、局部の並びに遠隔の
中央部からの両方の負荷制御情報を受取る制御モジュー
ル簡略ブロック図、第２図は第１図にブロック図で示し
た制御モジュールの好ましい実施例の回路図、第３図は
好ましい実施例の中央管理システムで制御モジュールに
送られる逐事的な５つの８ビツト・ワードから成る４０
ピツト・メツセージの構成図、第３ａ図乃至第３ｑ図は
好ましし゛）実施例で第２図の制御モジュール回路が多
数の負荷制御機能を夫々遂行するｍ１１を説明する為の
互いに関連するフローチャート、第４図は第１図に１０
ツク図で示した制−モジュールの現在好ましいと考えら
れる別の実施例の回路図、第５８図り至第５ｗ図は第４
図のυｌｌ１ｌｌ’Ｌジュール回路が多数の負荷！１Ｊ
御機能を人々遂？Ｔする態様を説明する為の互いに関連
したノ【ｌ−ブ１１−トである。 主な符月の説明 １０　　：　ｖｌｌｌｌｌｔ−シュー）Ｌｉ１０ｂ：入
力母線 １０Ｃ：データｆｕｌ１ １１　：局部ＩＩ）ｗスイッチ手段 １２　：局部感知装置 １４　：マイクロコンピュータ １４ａ：中央処理装置 １４ｂ：ＲＡＭ部分 １４ｃ：ＲＯＭ部分 １４ｄ：１１０部分 ２０　：局部＆１ＩＩＩＩ］インタフェイス手段２６　
：デイジタル・７すＤグ変換器 ４５　：切換え素子 特許出願人 Ｕネラル・■レフトリック・カンパニイ代理人　（７’
６３０）　　／Ｉ　　沼　徳　二図面ノ）浄、１：（内
容に変更なし） Ｆ／（３，５ｇ　　　　　　　　　ＦＩ６．５ｈＦＩＧ
、　５ｏ　　　　　　　　　　Ｆ１６５゜ＦＩＧ、　５
ｓ　　　　　　　　　ＦＩＧ　５１ＦＩＧ　Ｊσ Ｆ／に、３ｄ ＦＩ６．３７ Ｆ／に、　　３ｎ 第１頁の続き ０発　明　者　ニドワード・バリー・ミラーアメリカ合
衆国ロウドアイラン ド州ウェスト・ワーヴイック・ エイコーン・レイン１８番 ０発　明　者　サルベイトオワ・フランク・ナラティ・
ジュニア アメリカ合衆国ニューヨーク州 シイラキュース・ウスドブルッ ク・ヒルズ・ドライブ７−７（番 地なし） 特許庁長官　若杉和夫　殿 ２．ＲａＪ］°６−−ケ。＋Ｒ’１６−え。ヵよ（２）
図面

Claims (1)

1. 【特許請求の範囲】 １）関連した少なくとも１つの負荷の状態を制御する可
   変特性信号を発生する装置に於て、接点開閉位置を持つ
   少なくとも１つの切換え素子を含んでいて、負荷制御入
   力データ信号を発生する少な“くとも１′つの局部制御
   手段と、中央処理装置、装置の゛動作パラメータを定゛
   めるプログラム・データを略永久的に貯蔵すると共・に
   前記中央処理装置の制゛御の下に前記プログラム・デー
   タを供給するＲ’ＯＭ手段、前記中央処理装置の制御の
   下にディ゛ジダル゛・データを略一時的に貯蔵するＲＡ
   Ｍ手段、及び当該制御論理手段との間′でディジタル・
   データのやり取りする為の少なくとも１つのボートを持
   つ入出力手段を含んでいて、前記中央処理装置が前記Ｒ
   ＯＭ手段のプログラム・データに含まれる命令に従って
   、前記入出力手段からの′データ信号を前記局部ｌ１ｌ
   Ｊ１１手段に周期的に鯵請する様になっている制御論理
   手段と、前記少”なくとも１つの局部制御手段の切換え
   素□子が接続された入力母線を含んでいて、−前記゛中
   央処理装置からの指令に応答′シ゛て、前記局部制御手
   段のデータ信号を入出力手段の少なくとも１つのボート
   にディジタル・データと□して”インタフェイス接続す
   る手段とを有し、前記ＲＡＭ手段は、そめデータが中央
   処理装置によってＷｌされるまで、前記局部制御手段の
   データを前記インタフ薔イス手段から受取って貯蔵し、
   更に、前記ＲＡＭ手段から得られるディジタル・データ
   に応答して設定される様な可変特性の大きさを持つ可変
   特゛−性信号を発生して、前記入出力手段の別のボート
   に送る手段を有し、該ディジタル・データは少なぐとも
   一部分が前記局部制御手段　′の入力データ信号の内容
   に関係している装置。 ２、特許請求の範囲１）に記載した装置に於て、前記可
   変特性信ｉが可変振幅信号であり、前記負荷が可゛変出
   力灯である装置。 ３）特許請求の範囲１）又は２）一記載した装置に於て
   、前記局部制御手段がスイッチ動作電圧−と、該スイッ
   チ動作電圧源及び前記母線の間に接続されていて、前記
   局部制御手段の切換え素子が接点開放及び閉鎖状態にあ
   ることに夫々応答してｗ４１及び第２の大きさを持つ電
   圧を前記母線が持つ様にする第１の抵抗素子とを有し、
   前記入出力手段の少なくとも１つの入力ボートは前記イ
   ンタフェイス手段から局部制御手段のデータを受取る少
   なくとも１本の入力線を持っている装置。 ４）特許請求の範囲１）、２）又は３）のいずれか−項
   に記載した装置に於て、前記入出力手段の少なくとも１
   つのボートが、前記局部制御手段のデータを前記１１ｉ
   １１１論理手段に入力すべき時に信号を発生する少なく
   とも１本の出力線を持ち、更に、前記局部制御手段の少
   なくとも１つの切換え素子の両端の電圧を受取って、制
   御論理手段の出力線に信号を受取ったことに応答して、
   前記スイッチ母線の電圧の第１及び第２の大きさに応答
   する大きざを持つディジタル信号を前記制御論理手段の
   入力に供給する論理ゲート手段を有する装置。 ５）特許請求の範囲１）乃至４）いずれか−項に記載し
   た装置に於て、前記局部制御手段が複数個の単極双投切
   換え素子を有し、各々の切換え素子は互いに排他的に閉
   鎖状態に作動し得る第１及び第２の切換え部分を持ち、
   前記入出力手段の前記少なくとも１つのボートは一対の
   データ入力を持ち、その各々が前記第１及び第２の切換
   え部分の内の一方と関連しており、全ての第１の切換え
   部分は前記局部制御手段のデータ母線の内の第１の線に
   並列に接続され、全ての第２の切換え部分は前記局部制
   御手段のデータ母線の第２の輪に並列に接続され、前記
   スイッチ動作電圧源及び前記データ母線の第１及び第２
   の輪の夫々の間に接続された抵抗素子を有する装置。 ６）特許請求の範囲５）に記載した装置に於て、各々デ
   ータ母線の前記第１及び−第２の線の内の関連した一方
   に出る信号並びに前記出力線の付能に応答して、データ
   母線の関連した線に接続された任意の並列接続されたス
   イッチ部分の開閉状態を表わす信号を、データ母線の第
   １及び第２の入力の内の関連した一方に供給する第１及
   び第２の論理ゲート手段を有する装置。 ７）特許請求の範囲１）乃至６）のいずれか−項に記載
   した装置に於て、装置が遠隔の制御装置からの指令デー
   タにも応答し、遠隔の制御装置のデータ母線手段を持っ
   ていて、前記入力手段の別、　の１つのボートに遠隔の
   制御装置からの指令データを受取ることが出来る様にし
   た装置。 ８）特許請求の範囲１）乃至７）のいずれか−項に記載
   した装置に於て、遠隔の制御装置から受、　取った指令
   データを、前記入出力手段の前記別の１つのボートと合
   うレベルを持つデータ信号にバッファ作用をする手段を
   有する装置。 ９）特許請求の範囲８）に記載した装置に於て、前記バ
   ッファ作用手′段がエミッタ・ホロリ回路を含み、該エ
   ミッタ・ホロ９回路の入力が前記母線に接続され、出力
   が前記入出力手段の前記別の１つのボートに接続されて
   いる装置。 １０）特許請求の範囲７）に記載した装置に於て、前記
   遠隔の制御装置の母線が両方向母線であって、装置が遠
   隔の制御装置とディジタル・データのやり取りをするこ
   とが出来る様にした装置。 １１）特許請求の範囲１）乃至１０）のいずれか−項に
   記゛載した装置に於て、装置に対する独特の局部アドレ
   スを選定する手段を有する′＠置。 １２、特許請求の範囲１１）に記載した装置に於て、前
   記入出力手段の更に別の１つのボートが、中央処理＠瞳
   からの指令に応答して、前記アドレス選定手段を照会す
   る少なくとも１つの信号を発生し、前記ＲＡＭ手段の一
   部分はその照会に応答して、前記アドレス選定手段から
   得られる独特のアドレス・データを貯蔵する様に予め定
   められており、前記中央処理装置は前記ＲＡＭ手段の前
   記部分に貯蔵されたアドレス・データを、遠隔の制御Ｄ
   ｉＩｉ置からの指令データの一部分として受取るアドレ
   ス・データと比較して、アドレス・データの比較結果が
   良である時にだけ、装置が遠隔の制御装置の指令データ
   に応答することが出来る様にした装置。 １３）特許請求の範囲１２）に記載した装置に於て、前
   記制御論理手段が万能アドレス及び／又は論理アドレス
   を選定するデータをも貯蔵する様になっていると共に、
   前記遠隔の制御装置から受取ったアドレス・データと前
   記万能アドレス又は論理アドレスのいずれか′一方との
   比較が良１あるかどうか、その応答を決める為に該アド
   レス・データを比較する様になっている装置。 １４）特許請求の範囲１３）に記載した装置に於て、前
   記負荷状態が前記負荷のエネルギ消費量又は出力であり
   、前記アドレス選定手段が、前記局部制御手一段の負荷
   オンの閉鎖状態に応答して前記負荷を設定すべき最高負
   荷消費ｌ／出力の百分率を選定する手段をも含んでいる
   装置。 １５）特許請求の範囲１１）に記載した装置に於て、前
   記アドレス選定手段並びに前記局部制御インタフェイス
   手段の出力を入出力手段の同じボートに対して多重化す
   る手段を含む装置。 １６）特許請求の範囲１）乃至１５）いずれか−項に記
   載したａｍに於て、装置が該装置の外部の少なくとも１
   つのアナログ出力感知素子にも応答し、前記中央処理装
   置からの指令に応答して、前記入出力手段の更に別の１
   つのボートに♀示する為に、感知素子のアナログ出力情
   報をディジタルφデータに変換するアナログ・ディジタ
   ル変換手段を有する装置。 １７）特許請求の範囲１６）に記載した装置に於て、少
   なくとも１つの感知素子が周囲光感知装置又は周囲ｍ痩
   感知装置である＠置。、１８）特許請求の範囲１６）に
   記載した装置に於て、前記アナログ・ディジタル変換手
   段が、積分素子、動作電圧源、該動作電圧源の両端に積
   分素子と直列に接続された抵抗素子、前記中央処理装置
   から前記入出力手段を介して何錠指令を受取らなければ
   、前記積分素子を動作させない様にする手段、及び前記
   積分素子の両端の電圧を受取る第１の入力、関連した１
   つの感知素子の出力を受取る第２の入力及び、前記積分
   素子の両端の電圧が感知素子のアナログの大きさに等し
   い時に何錠される出力を持つ少なくとも１つの比較回路
   で構成されており、各々の感知素子の出力が１つの比較
   回路に：関係している装置。 １９）特許請求の範囲１８）に記載した装置に於て、各
   々の比較回路が、反転入力、非反転入力及び出力を持つ
   演算増幅器と、前記積分素子及び前記演算増幅器の第１
   の入力の間に接続された入力抵抗素子と、前記演算増幅
   器の出力及び前記入力抵抗素子並びに関連した演算増幅
   器の入力の閤の接続点の間に接続された帰還抵抗素子と
   、前記動作電圧源及び前記演算増幅器の残りの１つの入
   力の間に直列に接続された第１及び第２の抵抗素子と、
   大地電位及び前記第１並びに第２の抵抗素子の閣の接続
   点の簡に直列に接続された第３−及び第４の紙弊素子と
   、入力が前記演算増幅器の出力に接続され且つ出り回路
   に流れる電流が当該スイッチング装置の入力に入る信号
   の大きさによって制御される様なスイッチング装置と、
   前記動作電圧源及び前記スイッチング装置の出力回路の
   闇に結合された負荷抵抗素子とを含み、前記感知装置は
   大地電位及び前記第３並びに第４の抵抗素子の閣の接続
   点の間に接続され、前記比較回路の出力が前記スイッチ
   ング装置及び負荷抵抗素子の閤の接続点に得られる様に
   なっている装置。 ２０、）特許請求の範囲１）乃至１９）いずれか−項に
   記載した装置に於て、前記少なくとも１つの負荷又は各
   々の負荷が、蛍光灯及びそれを作動する安定器の組合せ
   であり、制御し得る負荷状態が該蛍光灯の光エネルギ出
   力である装置。 ２１）少なくとも・１つの負荷の状態を制御する方法に
   於て、入力制御信号の大きさに応答する状態を持つ少な
   くとも１つの負荷を用意し、選択可能な第１及び第２の
   閉路位置及び常開位置を持つ少なくとも１つの局部制御
   スイッチを設け、任意の局部制御スイッチが第１の閉路
   位置にあることに応答して負荷入力制御信号の大きさを
   第１の向きに変え、任意の局部制御スイッチが第２の閉
   路位置にあることに応答して、負荷入力制御信号の大き
   さを前記第１の＾きとは反対の第２の向きに変え、こと
   ごとくの局部制御スイッチが開放位置にあることに応答
   して負荷入力ｗＪＩｌｌ信号の大きさを予じめ設定した
   大きさに保ち、負萄消費−／出力レベルを感知し、前記
   少なくとも１つの局部制−スイッチが常開位胃にある時
   、前記負荷レベルを略一定に保つ様に前記負荷人力ｆ／
   Ｉ４ｗ信号の大きさを講節する工程から成る方法。 ２、特許請求の範囲２１）に記載した方法に於て、少な
   くとも１つの負荷を用意する工程が、負荷入力制御信号
   の増減に応答して、負荷の′エネルギ消費Ｉ／出力レベ
   ルを増減する様に負荷を構成する工程を含む方法。 ２、特許請求の範囲２２）に記載した方法に於て、最高
   許容負荷消費量／出力レベルを特定し、負荷入カーｌｌ
   １ｌ信号の大きさを、前記最高許容負荷出力レベルに対
   応する負荷入力制御信号の大きさより大きくなることが
   決してない様に刺−する工程を含む方・法。 ２、特許請求の範囲２２）又は２３）に記載した方法に
   於て、最低許容負荷出力レベルを特定し、負荷入力制御
   信号の大きさを、前記最低許容負荷出力レベルに対応す
   ′る負荷入力制御信号の大きさより低くなることが決し
   てない様に馴限する工程を含む方法。 ２、特許請求の範囲２１）乃至２４）のいずれか−項に
   記載した方法に於て、少なくとも１つの局部制御スイッ
   チを、制御しようとする少なくとも１つの負荷の近辺に
   配置し、前記少なくとも１つの負荷及び少なくとも１つ
   の局部制御スイッチから離れた中央部から負荷出力レベ
   ルの増減を制御する工程を含む方法。 ２、特許請求の範囲２５）に記載した方法に於て、前記
   少なくとも１つの負荷がそれまでに付勢されていない場
   合、中央部からの制御作用を禁止する工程を含む方法。 ２、特許請求の範囲２１）乃至２６）のいずれか−項に
   記載した方法に於て、最高負荷出力レベルを定める為に
   中央部から制御情報を受取り、負荷出力レベルを、中央
   部から定められた最高レベルを越えない様に制御する工
   程を含む方法。 ２、特許請求の範囲２７）に記載した方法に於て、各々
   の負荷制御スイッチが中央部から設定された最高レベル
   を取消す様に動作することを認める工程を含む方法。 ２、特許請求の範囲２５）に記載した方法に於て、独特
   のアドレスを持つ制御モジュールを用意し、該制御モジ
   ュールが中央部から発せられた情報に応答すべき時には
   、何時でも中央部からの独特のアドレスを伝送し、予め
   制御モジュールに割当てられた独特のアドレスと共に情
   報が伝送されなければ、峡部モジュールが中央部から発
   せられた情報に応答するのを禁止する。工程を含む方法
   。 ３０）特許請求の１１１１１２９）に記載した方法に於
   て、制御モジュールに論理アドレス及び／又は万能アド
   レスをも用意し、中央部から制御情報並びに論理アドレ
   ス又は万能アドレス・データを伝送し、指令データが制
   御モジュールに割当てられた論理アドレス又は万能アド
   レスを含む場合にだけ、制御モジュールが中央部から送
   信された指令データに応答することが出来る様にする工
   程を含む７ｊ法□。 ３１）特許請求の範囲２９）又は３０）に記載した方法
   に於て、中央部からの指令を介して制御モジュールから
   の情報を要請し、制御モジュールに要請されたデータを
   中央部へ伝送させる工程を含む方法。 ３２、特許請求の範囲２１）乃至３１）のいずれか−項
   に記載した方法に於て、各々の局部制御スイッチを作動
   した後、対応する指令された変更が完了するの′を持っ
   てから、新しい負荷＠御情報を受理する工程を含む方法
   。 ３３）特許請求の範囲２１）乃至３２）′のい”ずれか
   −項に記載した方法に於て、前記少なくとも１つの負荷
   制御スイッチの内の任意の１つを閉じる闇、並びに閉じ
   る方向に向う閤、前記負荷入力制御信号の大きさを徐々
   に変えて負荷出力レベルをそれに対応して様々に変化さ
   せる工程を含む方法。 ３４）特許請求の範囲２９）乃至３１）のいずれか−項
   に記載゛Ｃた方法に於て、動作電力ｄ印加される度毎に
   、制御モジュールを予め選択された初期状態にリセット
   する工程を含む方法。 ３５）特許請求の範囲２゛１）乃至′３４）のいずれか
   −項゛に記載した方法に於て、負荷入力制−信号の大き
   さを第１の向きに変える工程が、負荷がそれまでオフで
   あって、その後少なくとも１つの局部制御スイッチの内
   の任意の１つが第１の閉路位置になるや否や、負荷入力
   制御信号の大きさを予め設定したレベルに直ちに変える
   工程を含む方法。 ３６）特許請求の範囲３５）に記載した方法に於て、負
   荷入力制御信号の大きさを第１の向きに変える工程が、
   任意の局部制御スイッチが第１の閉路位置に引続いであ
   ることに応答して、負荷入力制御信号の大きさを前記予
   め設定したレベルより＾い値に増加することを含む方法
   。 ３７）プログラム可能な中央制御装置を分布した複数個
   のプログラム可能な制御モジュールに結合し、該制御モ
   ジュールの出力手段を夫々中なくとも一組の負荷に結合
   することによって、電気的に付勢される複数個の負荷の
   エネルギ出力を複数・個の離散的なレベルの内の成るレ
   ベルに制御するプログラム可能な装置に於て、電気的に
   付勢される一組の負荷が、制御信号の値を表わす離散的
   なレベルのエネルギ出力を発生する様になっており、中
   央制御装置は、制御しようとするプログラム可能な制御
   モジュールによって確認し得る指令されたアドレス・デ
   ータ、並びにターンオフ・レベルを含めて、少なくとも
   ３つの離散的な付勢レベルを持つ複数個のレベルの内の
   選ばれた１つを表わす遠隔指令のレベル・データで構成
   された指令ディジタル・データを供給する様になってお
   り、プログラム可能な制御モジュールはアドレス・デー
   タを内部に貯蔵していると共に、指令されたアドレス・
   データ及び内部に貯蔵されたアドレス・データを比較す
   るアドレス確認手段、及びその相関性に応答して前記、
   遠隔指令のレベル・データを復号する手段を有し、前記
   プログラム可能な制御モジュールの内の少な（とも１つ
   に接続される局部制御スイッチング手段を設け、該局部
   制御スイッチング手段は、前記モジュールの内の少なく
   とも１つに結合された一組の負荷のエネルギ出力レベル
   を、ターンオフ・レベルを含む少なくとも３つの離散的
   な付勢レベルを含めた複数個のレベルのうちの選ばれた
   １つに局部的に指令する手動で作動し得るスイッチング
   手段で構成されており、前記プログラム可能な制御モジ
   ュールの内の前記少なくとも１つは、前記局部制御スイ
   ッチング手段の作動に応答して、少なくとも３つの離散
   的な負荷付勢レベルの内の選ばれた１つを表わす局部的
   に指令されたレベル・データを発生し且つ貯蔵する手段
   を有し、前記少なくとも１つのプログラム可能な制御モ
   ジュールは、遠隔指令のレベル・データ並びに局部指令
   のレベル・データの内の最後に指令された１つを表わす
   値を持つ可変特性（例えば振幅）を持つ一■御信号°を
   その出力手段に発生すると共に、局部指令又は遠隔指令
   のレベル・データのいずれかの後の麦化に応答して、制
   御信号の値を修正する手段を有する装置。 ３８）特許請求の範囲３７）に記載した装置に於て、発
   光負荷の光強度を制御する為、プログラム可能な制御手
   段が最初に電力を投入した時に作動されて、消灯並びに
   利用し得る最高の発光レベルの闇の予斎のレベルの光の
   励振を表わすターンオン値を持つ制御信号を前記出力手
   段に発生する開始手段を有する装置。 ３９）特許請求の範囲３８）に記載した装置に於て、前
   記開始手段が、ターンオン値の大きさを予定のレベルの
   範囲内で予め設定する手段ｉ有する装置。 ４０）特許請求の範囲３７）乃至３９）のいずれか−項
   に記載した装置に一於て、負荷の実際の付勢レベルを表
   わす状態信号を発生する状態感知手段を゛有し、前記プ
   ログラム可能な制御モジュールが、指令されたレベル・
   データと状態信号の間の違いに応答して、前記出力手段
   の制御信号の値を修正して、負荷のエネルギ出力の指令
   されたレベルと実際のレベルを一致させる様にする比較
   手段を有する装置。 ４１）特許請求の範囲４０）に記載した＠置に於て、前
   記出力信号の値が指令されたレベル・データの修正に応
   答して変更される期間の間、“前記比較手段を不作動に
   する手段を有する装置。 ４２、特許請求の範囲４０）又は４１）に記載した装置
   に於て１、前記状態感知手段がプログラム可能な制御モ
   ジュールに着脱自在に結合される様になっていて、プロ
   グラム可能な＠−モジュールが、前記状ＩＩ感知手段の
   取り外しに自動的に応答して、前記比較手段を不作動に
   する手段を有する装置。 ４３）特許請求の範囲４０）乃至４２）のいずれか−項
   に記載した装ぼに於て、前記プログラム可能な制−モジ
   ュールが、該モジュールに結合された一組の負荷をオフ
   に転じた期間の閣、そのモジュールの比較手段を不作動
   にする手段を有する装置ｌ！。 ４４）特許請求の範囲４０）乃至４３）のいずれか−墳
   に記載した装置に於て、状態感知手段がアナログ信号を
   発生し、前記プログラム可能な制御モジュールが、アナ
   ログ信号の値に対応する値を持つディジタル状態信号を
   発生する手段を有する装置。 ４５）特許請求の範囲４４）に記載した装置に於て、デ
   ィジタル状態信号を最後に指令されたレベル・データと
   比較する手段と、状態信号の値が指令されたレベル以外
   のレベルを表わすことに応答して、負荷エネルギ出力レ
   ベルが指令されたレベルに対応するまで、制御信号の値
   を徐々に修正する手段とを有する装置。 ４６）特許請求の範囲４０）乃至４５）のいずれか−項
   に記載した装置に於て、中央制御ｖＲＩＩが、状態感知
   手段によって感知された負荷エネルギ出力の値に対する
   要請を表わす感知装置読取機能符号を含む指令ディジタ
   ル・データを発生する様になっており、プログラム可能
   な＠御モジスールが、１つのプログラム可能な制御モジ
   ュールのアドレスに結合された状態感知手段によって感
   知された値に対応する値を持つディジタル感知信号を伝
   送゛する手段を有する装置。 ４７）特許請求の範囲４０）乃至４６）のいずれか−項
   に記載した装置に於て、発光負荷のエネルギ出力を制御
   する為、状態感知手段が、周囲光強度レベルを表わす状
   態信号を発生する光感知手段を有する＠１゜ ４８）特許請求の範囲４０）乃至４７）のいずれか−項
   に記載した装置に於て、中央１ｉＩＩＩＩｌ装置がディ
   ジタル指令データの？ド？ス部分によって特定されたプ
   ログラム可能な制御モジュールによって行うべき指令を
   表わす機能符号を含む指令ディジタル・データを発生す
   る様になっており、前記プログラム可能な制御モジュー
   ルが、アドレスされたプログラム可能な制御モジュール
   がこの指令を実行する為の手段を持っている装置。 ４９）特許請求の範囲３７）乃至４８）のいずれか二項
   に記載した装置に於て、前記プログラム可能な制御モジ
   ュールが、関連した一組の負荷によって達成し得る選ば
   れた最高レベルの負荷の励振を表わす最高レベル・デー
   タを貯蔵する手段と、指令された負荷付勢レベルを前記
   最高レベル・データと比較する手段と、制御信号の値が
   、前記選ばれた最高値より高い負荷励振レベルを表わす
   値に達しない様にする手段とを一有する装置。 ５０）特許請求の範囲４５）に記載した装置に於て、発
   光負荷の光強度を制御して光強度レベルを徐々に修正す
   る為、前記プログラム可能な制御モジュールが、指令さ
   れたレベル・データに応答して、光強度の変化が目につ
   くのを最小限に抑える様に選ばれた割合で、光強度レベ
   ルを新しく指令された値へゆっくりと修正する手段を有
   する装置。 ５１）特許請求の範囲３７）乃至５０）のいずれか−項
   に記載した装置に於て、前記プログラム可能な制御モジ
   ュールが、選ばれた最低レベルの光強度を表わすデータ
   を貯蔵する手段と、制御される負荷のエネルギ出力が、
   レベルを徐々に修正する園、この最低レベル専り低くな
   らない様に保証する為に、制御信号の値を制限する手段
   とを有する装置。 ５２、特許請求の範囲３７）ｈ至５１）のいずれか−項
   に記載した装置に於て、中央−制御装置がアドレスされ
   たプロゲラ云可能な制御モジュールによって伝送しよう
   とする特定のパラメータの値を表ｐす照会機能符号を含
   む指令ディジタル・データを発生する様になっており、
   前記プログラム可能な１ｉｌＩＩＩａモジユールが、ア
   ドレスされたプログラム可能な制御モジュールが、パラ
   メータの特定の種類を同定する予定のモジュール機能符
   号と共に、特定されたパラメータの値を伝送する為の手
   段を有する装置。 ５３）特許請求の範囲５２）に記載した装置に於て、照
   会機能符号が、アドレスされたプログラム可能な１ｉＩ
   ＩＩＩＩｌモジユールに貯蔵された最高レベル・データ
   の値に対する要請を表わす装置。 ５４）特許請求の範囲５２）に記載した装置に於て、照
   会機能符号が、アドレスされたプログラム可能な制御モ
   ジュールに貯蔵された現在指令されたレベルの値に対す
   る！！請を表わす装置。 ５５）特［求の範囲３７）乃至５４）のいずれか−項に
   記載した装置に於て、プログラム可能な制御モジュール
   が、各々のプログラム可能な制御モジュールを一意的に
   同定して、中央制御装置が選ばれた個別のプログラム可
   能な制御モジュールを７ドレスすることが出来る様にし
   た第１の予定のアドレスを貯蔵する手段を有する装置。 ５６）特許請求の範囲５５）に記載した装置に於て、前
   記プログラム可能な制御モジュールが、前記第１の予定
   のアドレスを所望の値に設定する調節自在の手段を有す
   る装置。 ５７）特許請求の範囲５５）又は５６）に記載した装置
   に於て、前記プログラム可能な制御モジュールが、各々
   のモジュールに共通の第２の予定のアドレスを貯蔵する
   手段を持っていて、中央ＩＩＩ御装置が全てのモジュー
   ルを同時にアドレスすることが出来る様にした装置。 ５８）特許請求の範囲３７）乃至５７）のいずれか−項
   に記載した装置に於て、前記プログラム可能な制御モジ
   ュールが、中央制御装置によって指令された別の値のア
   ドレスを貯蔵する手段を持ち、こうして中央制御装置が
   プログラム可能な制御モジュールの選定された群に共通
   の値を持つ別のアドレスを貯蔵すると−とが出来る様に
   し、こうしてこの様に選定された１群のモジュールに同
   時に指令することが出来る様にした装置。 ５９）特許請求の範囲５８）に記載した装置に於て、中
   央制御装置が、中央制御装置によって同時にアドレスさ
   れる複数個のプログラム可能な制御モジュールに結合さ
   れた何組かの負荷のエネルギ出力レベルを同時に減少す
   る為に負荷低下指令を発生し得る様にした装置。 ６０）特許請求の範囲５９）に記載した装置に於て、前
   記負荷低下指令は１、アドレスされた制御モジュールが
   、中央制御装置から供給された遠隔指令のレベル・デー
   タによって特定された負荷低下レベルまで負荷の励振を
   減少することを要求し、プログラム可能な一１ｍモジュ
   ールは、この負荷低下レベルが現在指令されたレベルよ
   り低いことに応答して、ｉｌＪ御信号を負荷低下レベル
   を表わす値まで修正する手段を含んでいる装置。 ６１つ特許請求の範囲３７）乃至６０）のいずれか−項
   に記載した装−に於て、前記局部制御スイッチング手段
   が、前記少なくとも１つの制御可能なモジュールに結合
   仝れた電気回路を制御自在に閉じる様になっている少な
   くとも１つのオン／オフ電気スイッチを持つ、局部指令
   のレベルφデータは電気スイッチが作動される持続時間
   に応答する値を持っている装置。