JPS58197914A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS58197914A JPS58197914A JP57080924A JP8092482A JPS58197914A JP S58197914 A JPS58197914 A JP S58197914A JP 57080924 A JP57080924 A JP 57080924A JP 8092482 A JP8092482 A JP 8092482A JP S58197914 A JPS58197914 A JP S58197914A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- clock
- signal
- transfer gate
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明社ｃ−ＭＯ８半導体集積回路内のフリップフロッ
プ回路に用いる２相のクロック信号ｔ−１相のクロック
信号から変換する回１３’ｌｅ有する半導体集積回路装
置に関するものである。
プ回路に用いる２相のクロック信号ｔ−１相のクロック
信号から変換する回１３’ｌｅ有する半導体集積回路装
置に関するものである。
ここでＣ−Ｍｏ、８ 集積回路で用いられる第１図に示
すＤ［フリップフロップ（ダイナミック聾）回路管側に
とって説明をおこなう。第２図はその動作を示し、クロ
ックφが１．クロックφと逆相のクロックｉが０のとき
トランスファー・ゲート回路１は導通、トランスファー
・ゲート回路３は非導通となり、入力信号Ｄｉｎ の
情報がマスタ一部のコンデンサ１２に記憶される。スレ
ーブ部の出力信号１７は前の情報がコンデンサ１３に記
憶されているため、入力の影曽は受けないので変化しな
い。
すＤ［フリップフロップ（ダイナミック聾）回路管側に
とって説明をおこなう。第２図はその動作を示し、クロ
ックφが１．クロックφと逆相のクロックｉが０のとき
トランスファー・ゲート回路１は導通、トランスファー
・ゲート回路３は非導通となり、入力信号Ｄｉｎ の
情報がマスタ一部のコンデンサ１２に記憶される。スレ
ーブ部の出力信号１７は前の情報がコンデンサ１３に記
憶されているため、入力の影曽は受けないので変化しな
い。
次にクロックφが０％クロックφが１になるとトランス
ファー・ゲート回ｉｉｉ！）１は非導通、トランスファ
ー・ゲート回路３は導通し、マスタ一部のコンデンサ１
２に保持されたままの情報はスレーブ部のインバータ回
路４の出力信号１７に伝えられる。つまシ入力信号Ｄｉ
ｎ はクロック￥の立ち上が９でインバータ回路４の
出力に転送される。
ファー・ゲート回ｉｉｉ！）１は非導通、トランスファ
ー・ゲート回路３は導通し、マスタ一部のコンデンサ１
２に保持されたままの情報はスレーブ部のインバータ回
路４の出力信号１７に伝えられる。つまシ入力信号Ｄｉ
ｎ はクロック￥の立ち上が９でインバータ回路４の
出力に転送される。
従来のＤ形７リツプ７０ツブ回路は第３図に示すように
、Ｄ型フリップフロップのクロック岡はクロックφをイ
／バータ回路５ｔ−使って反転して用いる。
、Ｄ型フリップフロップのクロック岡はクロックφをイ
／バータ回路５ｔ−使って反転して用いる。
しかし、このクロックでＤ型フリップフロップを動作さ
せると第４図のようにクロックφとクロックφとの変化
点はインバータ回路の遅延時間だけ同時に１となるため
にトランスファー・ゲート回路１とトランスファー・ゲ
ート回路３のＮチャンネルが同時に導通となり入力信号
１４の情報が直接出力信号１７に出力するというレーシ
ング現象をおこしやすい欠点をもっている。
せると第４図のようにクロックφとクロックφとの変化
点はインバータ回路の遅延時間だけ同時に１となるため
にトランスファー・ゲート回路１とトランスファー・ゲ
ート回路３のＮチャンネルが同時に導通となり入力信号
１４の情報が直接出力信号１７に出力するというレーシ
ング現象をおこしやすい欠点をもっている。
このレーシング現象はインバータの遅延時間がファンア
ウト、電源電圧、温度により変化するので非常に予想し
にくい。
ウト、電源電圧、温度により変化するので非常に予想し
にくい。
本発明の目的は前述のような欠点を除去し、Ｃ−ＭＯ８
半導体集積回路においてレーシング現象を発生しない半
導体集積回路装置を提供することにある。
半導体集積回路においてレーシング現象を発生しない半
導体集積回路装置を提供することにある。
本発明はＣ−ＭＯＳ 集積回路の２人力、１制御のセレ
クタ＠路を基として１つの信号で２つのセレクタを同時
に制御し、セレクタ入力を１，０又は０．１と固定して
おくことによ凱制御信号と同相の信号と、変化点が等し
い逆相の信号を作り出し、７リツプフロヴプ回路のクロ
タフ信号として用いる４のである。
クタ＠路を基として１つの信号で２つのセレクタを同時
に制御し、セレクタ入力を１，０又は０．１と固定して
おくことによ凱制御信号と同相の信号と、変化点が等し
い逆相の信号を作り出し、７リツプフロヴプ回路のクロ
タフ信号として用いる４のである。
第５図は本発明による半導体集積回路の実施例を示す。
第６図に示すように、インノ（−夕回路５の出力信号１
８は入力クロックと逆相である。したがって入力クロッ
クが０のときはトランスファー・ゲート回路６と９が導
通、トランスファー・ゲート回路８と１１が非導通とな
石。入力クロ・ツクが１のときはその反対となる。トラ
ンスファー・ゲート回ｖ６８と９にロウレベルの゛４諒
ｖ８８゜トランスファー・ゲート回路６と１１にはハイ
レベルの電源■、がつながっているのでインノ（−夕回
路７と１０の出力には必ず平衡のとれたクロックφ、ｉ
が得られる。したがってクロックφ。
８は入力クロックと逆相である。したがって入力クロッ
クが０のときはトランスファー・ゲート回路６と９が導
通、トランスファー・ゲート回路８と１１が非導通とな
石。入力クロ・ツクが１のときはその反対となる。トラ
ンスファー・ゲート回ｖ６８と９にロウレベルの゛４諒
ｖ８８゜トランスファー・ゲート回路６と１１にはハイ
レベルの電源■、がつながっているのでインノ（−夕回
路７と１０の出力には必ず平衡のとれたクロックφ、ｉ
が得られる。したがってクロックφ。
クロックφは変化点の等しい逆相の波形が出力される。
次に本発明の実施例の回Ｗ＆ヲ使用し九〇−ＭＯ８集積
回路のＤ型フリップフロップ回路を第７図に示す。
回路のＤ型フリップフロップ回路を第７図に示す。
今、各入出力信号が第８図とすると、入力クロックがク
ロックφ、クロックＪに変換される。クロックφとそれ
と変化点の等しい逆相のクロック１ｔ−Ｄ型７リツプフ
ｐツブ回路のクロックとして用いて前述の動作を行う。
ロックφ、クロックＪに変換される。クロックφとそれ
と変化点の等しい逆相のクロック１ｔ−Ｄ型７リツプフ
ｐツブ回路のクロックとして用いて前述の動作を行う。
したがって、本発明によれば、温度、電源電圧変動、ク
ロックφ、クロックｉのファンアウトなどによるレーシ
ング現象を発生しないという効果を有する。
ロックφ、クロックｉのファンアウトなどによるレーシ
ング現象を発生しないという効果を有する。
第１図は周知のＤ型７リツプフロヅプ回路（ダイナミッ
ク型）ｔ−示す回路図、第２図は第１図の動作を示すタ
イムチャート、第３図は従来のＤｆｉフリップフロップ
回路（ダイナミック型）動作回路を示す回路図、第４図
は第３図の動作を示すタイムチャート、第５図は本発明
の実施例を示す回路図、第６図は第５図の動作を示すタ
イムチャート、第７図は発明回Ｉ！を用いたＤ型７リタ
プフロツプ回路（ダイナミック型）動作回路を示す回路
図、第８図は第７図の動作を示すタイムチャートである
。 ｌ・・・・・・トランスファー・ゲート回路、２・・・
・・・インバータ回路％ ３・・・・・・トランスファ
ー・ケート回＃６，４・・・・・・インバータ回路、５
・・・・・・インバータ回路％ ６・・・・・・トラン
スファー・ゲート回路、７・・・・・・インバータ回路
、８・・・・・・トランスファー・ゲート回路、９・・
・・・・トランスファー・ゲート回路、１０・・・・・
・インバータ回路、１１・・・・・・トランスファー・
ケート回路、１２・・・・・・コンデンサ、１３・・・
・・・コンデンサ。 第 １ 図 ＃−２圃 革 ３ 閉 羊４ 回 ／７ −一π＝］エエエ３．−−−−−−薬５ 図 ＄ ６ 図 ＃−８目 ７
ク型）ｔ−示す回路図、第２図は第１図の動作を示すタ
イムチャート、第３図は従来のＤｆｉフリップフロップ
回路（ダイナミック型）動作回路を示す回路図、第４図
は第３図の動作を示すタイムチャート、第５図は本発明
の実施例を示す回路図、第６図は第５図の動作を示すタ
イムチャート、第７図は発明回Ｉ！を用いたＤ型７リタ
プフロツプ回路（ダイナミック型）動作回路を示す回路
図、第８図は第７図の動作を示すタイムチャートである
。 ｌ・・・・・・トランスファー・ゲート回路、２・・・
・・・インバータ回路％ ３・・・・・・トランスファ
ー・ケート回＃６，４・・・・・・インバータ回路、５
・・・・・・インバータ回路％ ６・・・・・・トラン
スファー・ゲート回路、７・・・・・・インバータ回路
、８・・・・・・トランスファー・ゲート回路、９・・
・・・・トランスファー・ゲート回路、１０・・・・・
・インバータ回路、１１・・・・・・トランスファー・
ケート回路、１２・・・・・・コンデンサ、１３・・・
・・・コンデンサ。 第 １ 図 ＃−２圃 革 ３ 閉 羊４ 回 ／７ −一π＝］エエエ３．−−−−−−薬５ 図 ＄ ６ 図 ＃−８目 ７
Claims (1)
- Ｃ−ＭＯ８半導体集積回路内のインバータ回路とトラン
スファー・ゲート回路からなるセレクタ回路（−，２回
路以上使用して集積回路内のフリップフロップ回路に用
いるクロック信号を供給すること１４１Ｉ徴とする半導
体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57080924A JPS58197914A (ja) | 1982-05-14 | 1982-05-14 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57080924A JPS58197914A (ja) | 1982-05-14 | 1982-05-14 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58197914A true JPS58197914A (ja) | 1983-11-17 |
Family
ID=13731973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57080924A Pending JPS58197914A (ja) | 1982-05-14 | 1982-05-14 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58197914A (ja) |
-
1982
- 1982-05-14 JP JP57080924A patent/JPS58197914A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4554465A (en) | 4-Phase clock generator | |
| US4069429A (en) | IGFET clock generator | |
| JP3114215B2 (ja) | クロック周波２逓倍器 | |
| US4101790A (en) | Shift register with reduced number of components | |
| KR960003102A (ko) | 고속 동기 논리 데이타 래치 장치 | |
| GB1312401A (en) | Shift register systems | |
| JPS61101113A (ja) | フリツプフロツプ回路 | |
| JPH0473888B2 (ja) | ||
| JPS58197914A (ja) | 半導体集積回路装置 | |
| KR890001104A (ko) | 반도체집적회로 | |
| KR100282420B1 (ko) | 입력버퍼회로 | |
| KR920003287B1 (ko) | 더블 쉬프터 로직회로 | |
| KR100295638B1 (ko) | 디디알에스디램용 부지연회로 | |
| JPS5821236Y2 (ja) | 集積回路装置 | |
| KR100313931B1 (ko) | 제어신호 발생회로 | |
| JPS642247B2 (ja) | ||
| JPS607697A (ja) | 相補型半導体集積回路 | |
| JPS63263943A (ja) | デ−タバス回路 | |
| JPS6020633A (ja) | 同期式論理回路 | |
| JPH04207814A (ja) | 電子回路 | |
| JPS60134518A (ja) | デイジタル遅延回路 | |
| JPH04186913A (ja) | エッジ検出回路 | |
| KR920001839A (ko) | 디지탈시스템의 시스템클럭 발생회로 | |
| JPH0262797A (ja) | ダイナミック形シフトレジスタ | |
| JPS6367821A (ja) | ２進カウンタ−回路 |