JPS5819048A - デ−タ多重分離化方式 - Google Patents

デ−タ多重分離化方式

Info

Publication number
JPS5819048A
JPS5819048A JP11733181A JP11733181A JPS5819048A JP S5819048 A JPS5819048 A JP S5819048A JP 11733181 A JP11733181 A JP 11733181A JP 11733181 A JP11733181 A JP 11733181A JP S5819048 A JPS5819048 A JP S5819048A
Authority
JP
Japan
Prior art keywords
data
bit
bit data
frame
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11733181A
Other languages
English (en)
Inventor
Yoshihiko Hasegawa
長谷川 嘉彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP11733181A priority Critical patent/JPS5819048A/ja
Publication of JPS5819048A publication Critical patent/JPS5819048A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/16Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
    • H04J3/1605Fixed allocated frame structures
    • H04J3/1623Plesiochronous digital hierarchy [PDH]
    • H04J3/1647Subrate or multislot multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明ン土PCム・r伝送において、¥ri域の異なる
音声信号をPCM−次群に時分割多重および分離変換す
るためのデータ多重分離化方式に関する。
従来、網伝送路として電話用・と同じPCM伝送路を使
用するときKは、PCM電話チャネルの伝送速度と整数
比となるような伝送速度を採用し、フレームビット、ス
テータスビットおよびダミービット等をデータに挿入し
て8ビツトのエンベロ−プJ)1位で多重化しているC
1 この方式では、ベアラレートがPCr\4電話チャネル
の伝送速度と金数比である必要がろシ、それ以外の速度
では適用不可能であるという欠点を有している。
本発明の目的11よ上述の欠点を除去しPCM・電話チ
ャネル伝送速度に対し7整数比と々ら力い12KH,Z
のサンプリング(標本化)データとPCA、i−次群゛
との間;の多屈°交排および分離変換を効w的に行なう
ためのデータ多重分能化方式を駅俳することにるる。
本発明の方式は、PCM伝送に使用するデータeυ分め
;・化方式におL・>で、送信側に工ごいてtj:、1
2KH2の標本化周波数によシ仏一本化を行ないかつ1
標不値当り10ビツトで符号化した各通話路の信号を時
分割多重したあと、この時分割多重された信号の第1の
フレーム内の前記各通話路に対応する各10ビツトデー
タに第2のフし/−ム内の前記各通話路に対応する各1
0ビツトデータのうちの5ビツトをそれぞれ句加して前
記各通話路に対応する第1の15ビツトデータを生成す
る第1の処理と前記第2のフレーム内の前記各通話路に
対応する各10ビツトデータのうちの残りの5ビツトに
第3のフレーム内の前記各通話路に対応する各10ビツ
トデータをそれぞれ付加して前記各通話路に対応する第
2の15ビツトデータを生成する第2の処理とを複数の
3つのフレームの組に対して行ない、前記第1の15ビ
ツトデータと前記第2の15ビツトデータとを識別する
だめの1ビツトの識別ビットを該第1および第2の15
ビツトデータにそれぞれ付加しそれぞれを16ピツトの
データとして時分割多重伝送し、受信側においては、前
記識別ビットにもとづいて前記第1および第2の15ビ
ツトデータを前記10ビツトデータに分離するようにし
たことを特徴とする。
次に本発明について図面を参照して詳細に説明する。
12KHzの標本化周波数で標本化を行ないかつ1標本
値当シ10ビットで符号化した各チャネル(通話路)の
信号を時分割多重して、第1図に示す多重変換部のバッ
ファメモリ部1にフレーム毎に格納する。このとき、バ
ッファメモリ部1の各アドレスには5ビット単位でデー
タが格納され、各アトL/スは各チャネル番号に対応し
ている(第2図(a)参照)。
次に、第2図(b)および(C)に示すように、フレー
ム1およびフtノ−ム2のデータが格納されたバッファ
メモリの格納領域から各チャネルに対応する10ビツト
データを読み出し、フレーム1の各チャネルの10ビツ
トデータにフレーム2の対応する各チャネルの10ピツ
1データのうちの5ビツトをそれぞれ付加して第1の1
5ピツI・データを生成する。
次に、フレーム2の各チャネルのα9の5ビツトにフレ
ーム3の各チャネルの10ビツトデータをバックアメモ
リ部から読み出して付加し、第2の15ビツトデータを
生成する。
さらに、第1の15ビツトデーク((10ビツト+5ビ
ツト)の構成)と第2の15ビツトデータ((5ピツI
・→−10ビット)の構成)とに両名5− を区Σ17する/こめのlビットのチャネル構成識別ビ
ットを付加(例えば、第1の15ピツトデークには論理
“0”、第2の15ビツトデータには論理”1” ) 
して、並列−直列変換部2からそれぞれ16ビツトのシ
リアルデータとして伝送される(第2図(d)参照)。
このシリアルデータは伝送速度が1.544Mb/s(
メガビット/秒)で、PCrvf−次群における電話チ
ャネル(lチャネル→8ビット)を連続して2チャネル
分使用することに」ニジ多重化している。
以後の71ノ−ムに対しても同様の操作によりPCM−
次群に時分割多重して伝送する。
次に、PCM−次群からの分離変換について説明する。
伝送されてきた1チヤネル当シ16ビツトのシリアルデ
ータな直列−並列変換部3でバジレルデータに変換し、
各チャネルに対応して5ビット単位でバックアメモリ部
4に格納する。
データ格納に際しては、第3図(a)およびΦ)に示す
様に、それぞれチャネル構成識別ビットが論理6− ″0” で始まる0系列のチャネルおよびチャネル構成
識別ビットが論理″1#  で始まる1系列のチャネル
の2種類あり、この系列に対応して2通りのアドレス発
生パターンをチャネル構成識別ビットにもとづいて選析
している。
したがって、多重変換では2フレームのパターンに対応
してチャネル構成の組み替えをしているのに対し、分離
変換では4フレームのパターンに対応している。
バッファメモリ部4に格納されたデータは、12KHz
周期毎に連続して5ビット単位で読み出し、10ビツト
データとして出力する。
以上、本発明には、8KHzフレームで構成されるPC
M−次群に対しその整数比とはならない12K)izサ
ンプリングデータの多重分離を達成できるという効果が
ある。
【図面の簡単な説明】
第1図は本発明の一実施例に使用する12r<jizサ
ンプリングデータ多重分離変換部のブロク図ならびに第
2図(a)〜(d)、第3図(a)および(b)は本発
明の一実施例を示す、1図である。 図において、1,4・・・・・・バッファメモリ部、2
・−・・・並列−直列変稙部、3・・・・・・直列−並
列変換部。

Claims (1)

    【特許請求の範囲】
  1. PCM伝送に使用するデータ多重分離化方式において、
    送信側においては、12KHzの標本化周波数により標
    本化を行ないかつl標本値当り10ピツトで符号化した
    各通話路の信号を時分割多重したると、この時分割多重
    された信号の第1のフレーム内の前記各通話路に対応す
    る各10ビツトデータに;JJ2のフレーム内の前記各
    通話路に対応する4:f10ピットデータのうちの5ビ
    ツトをそれぞれ付加して前記各通話路に対応する第1の
    15ビツトデータを生成する第1の処理と前記第2のフ
    レーム内の前記各通話路に対応する各1θビツトデータ
    のうちの残シの5ビツトに第3のフレーム内の前記各通
    話路に対応する各10ビツトデータをそれぞれ付加して
    前記各通話路に対応する第2015ビツトデータを生成
    する第2の処理とを複数の3つのフレームの組に対して
    行ない、前記第1の15ビツトテータと前記第2の15
    ビツトデークとを識別するための1ビツトの識別ビット
    を該第1および第2の15ビツトデータにそれぞれ付加
    しそれぞれを16ビツトのデータとして時分割多冗伝送
    し、受信側においては、前記識別ビットにもとづいて前
    記第4および第2の15ビツトデータを前記10ビツト
    データに分離するようにしたととを特徴とするデータ多
    を分1誰化方式。
JP11733181A 1981-07-27 1981-07-27 デ−タ多重分離化方式 Pending JPS5819048A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11733181A JPS5819048A (ja) 1981-07-27 1981-07-27 デ−タ多重分離化方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11733181A JPS5819048A (ja) 1981-07-27 1981-07-27 デ−タ多重分離化方式

Publications (1)

Publication Number Publication Date
JPS5819048A true JPS5819048A (ja) 1983-02-03

Family

ID=14709083

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11733181A Pending JPS5819048A (ja) 1981-07-27 1981-07-27 デ−タ多重分離化方式

Country Status (1)

Country Link
JP (1) JPS5819048A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60211504A (ja) * 1984-03-20 1985-10-23 ローベルト・ボツシユ・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング 自動車用制御装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60211504A (ja) * 1984-03-20 1985-10-23 ローベルト・ボツシユ・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング 自動車用制御装置

Similar Documents

Publication Publication Date Title
JPH0431612B2 (ja)
JPH0439820B2 (ja)
JPH0685510B2 (ja) デイジタル伝送方式
US3602647A (en) Control signal transmission in time division multiplex system communications
JPS5821460B2 (ja) 電話回線上で、電話信号とビデオ信号とを共に伝送するための装置
JP3131863B2 (ja) データ速度変換装置
JPS5819048A (ja) デ−タ多重分離化方式
JP4026255B2 (ja) データ伝送方法及び装置
WO2004088890A1 (fr) Procede et appareil d'alignement de trames
US4319352A (en) TIM Bus structure
JPS5846108B2 (ja) 音声・デ−タ同時サ−ビス方式
NO862762L (no) Tidsmultiplekssystem til overfoering av video- og smalbaandsignaler.
JP2967705B2 (ja) フレーム同期方式
JPS6376649A (ja) 端末付加装置
JP2575348B2 (ja) ビツト圧縮多重化システム
JP2826423B2 (ja) セル化符号化方式
JPH0666751B2 (ja) シグナリング信号伝送装置
JP3447649B2 (ja) 時分割多重化装置
JPS5992696A (ja) 複合電子交換装置
JPH01208929A (ja) 時分割多重分離化装置
JP2727547B2 (ja) 高速ディジタル用時分割多重化装置
JPS63217733A (ja) 1.5mpcm/2madpcm相互変換システム
JPH0447725A (ja) 音声信号多重化装置
JP2674799B2 (ja) 高能率ディジタル分岐挿入装置
JP3115067B2 (ja) シグナリングデータ伝送方式