JPS5819027A - スピ−カｂ級駆動回路 - Google Patents
スピ−カｂ級駆動回路Info
- Publication number
- JPS5819027A JPS5819027A JP56116351A JP11635181A JPS5819027A JP S5819027 A JPS5819027 A JP S5819027A JP 56116351 A JP56116351 A JP 56116351A JP 11635181 A JP11635181 A JP 11635181A JP S5819027 A JPS5819027 A JP S5819027A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- outputs
- output
- digital input
- class
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/26—Push-pull amplifiers; Phase-splitters therefor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、ディジタル入力信号をＤＡ変換してスピー
カをＢ級駆動するスピーカＢ級駆動回路に関するもので
ある。
カをＢ級駆動するスピーカＢ級駆動回路に関するもので
ある。
従来のこの種の駆動回路を第１図に示す。この図におい
て、点線枠内がｎビットのＤＡコンバータＤ／Ａで、Ｉ
ｕ、Ｉ嘗・・・・・・工□−１はＩｆ／Ｉ、＝ ２ 、
’／ｌ５＝２゛°°゛°１ｎ−ＶＩｎ−１＝２ と重
みづけされた定電流源、ＳＷｌ、８県・・・・・・ＳＷ
、−１は前記各定電流源から電流の流入もしくは流出を
開閉するスイッチであシ、スイッチＳＷＩ 、 Ｓ％・
・・・・・５Ｗｎ−ｔの片側は共通に接続されている（
共通接続ラインを以下Ａラインという）。２ＳＢ 、
３ＳＢ・・・・・・ＬＳＢ は前記各スイッチの開閉
を制御するディジタル入力信号であり、ＳＷ・Ｍはディ
ジタル入力信号ＭＳＢによって制御されるスイッチ、
ＳＷ−Ｍは前記ディジタル入力信号ＭＳＢと逆論理の
ディジタル信号１１によって制御されるスイッチである
。Ｑは前記スイッチｓｗ・ＭとＳＷ−Ｍの端点ＢとＣに
接続され、定電圧電源ＶＧＧを１次側巻線の中点タップ
に接続したトランスである９、ＳＰは前記トランスＱの
２次側巻線を内蔵のがイスコイルに接続したスピーカで
ある。
て、点線枠内がｎビットのＤＡコンバータＤ／Ａで、Ｉ
ｕ、Ｉ嘗・・・・・・工□−１はＩｆ／Ｉ、＝ ２ 、
’／ｌ５＝２゛°°゛°１ｎ−ＶＩｎ−１＝２ と重
みづけされた定電流源、ＳＷｌ、８県・・・・・・ＳＷ
、−１は前記各定電流源から電流の流入もしくは流出を
開閉するスイッチであシ、スイッチＳＷＩ 、 Ｓ％・
・・・・・５Ｗｎ−ｔの片側は共通に接続されている（
共通接続ラインを以下Ａラインという）。２ＳＢ 、
３ＳＢ・・・・・・ＬＳＢ は前記各スイッチの開閉
を制御するディジタル入力信号であり、ＳＷ・Ｍはディ
ジタル入力信号ＭＳＢによって制御されるスイッチ、
ＳＷ−Ｍは前記ディジタル入力信号ＭＳＢと逆論理の
ディジタル信号１１によって制御されるスイッチである
。Ｑは前記スイッチｓｗ・ＭとＳＷ−Ｍの端点ＢとＣに
接続され、定電圧電源ＶＧＧを１次側巻線の中点タップ
に接続したトランスである９、ＳＰは前記トランスＱの
２次側巻線を内蔵のがイスコイルに接続したスピーカで
ある。
第２図は、前記ＤＡコンバータＤ／Ａによってデイジタ
ル入力信号ＭＳＢ 、 ２ＳＢ・・・・・・ＬＳＢが端
点ＢとＣにおいて電流変換され出力される状態を示す。
ル入力信号ＭＳＢ 、 ２ＳＢ・・・・・・ＬＳＢが端
点ＢとＣにおいて電流変換され出力される状態を示す。
タタシ、スインｆ ｓｗ−ＭＩ ＳＷ”Ｍ ＋ ＳＷｉ
・・・・・・５Ｗｎ−４は、すべてロジック１１＃に
おいて開、″０＃において閉とした場合である。
・・・・・・５Ｗｎ−４は、すべてロジック１１＃に
おいて開、″０＃において閉とした場合である。
この第２図から明らかなように、上記駆動回路忙おいて
は、ＤＡコンバータ眠の前段で重みづけされたｎビット
のディジタル入力信号ＭｓＢ（ＭＳＢ）。
は、ＤＡコンバータ眠の前段で重みづけされたｎビット
のディジタル入力信号ＭｓＢ（ＭＳＢ）。
２ＳＢ−−・−・・ＬＳＢ にヨシスイッチ８ｗ番Ｍ、
５ｗ−Ｍ。
５ｗ−Ｍ。
ＳＷｔ・・・・・・５Ｗｎ−１を開閉制御することによ
って、これらディジタル入力信号ＭＳＢ 、 ２ＳＢ・
・・・・・ＬＳＢ がＤＡコンバータ眠により２つの均
等領域分けされ、かつ同位相の電流ＫＢ級形式で振多分
けられるようになる。そして、振多分けられた電流は、
トランスＱの１次側で中点タップを通じて定電圧電源Ｖ
ＧＧにそれぞれ流れ、２次側で位相を逆に復帰されなが
らトランスＱの後段に設けられたスピル力ＳＰの＆イス
コイルにインピーダンスマツチングされ、スピーカＳＰ
よシの音の出力としてエネルギ変換されることになる。
って、これらディジタル入力信号ＭＳＢ 、 ２ＳＢ・
・・・・・ＬＳＢ がＤＡコンバータ眠により２つの均
等領域分けされ、かつ同位相の電流ＫＢ級形式で振多分
けられるようになる。そして、振多分けられた電流は、
トランスＱの１次側で中点タップを通じて定電圧電源Ｖ
ＧＧにそれぞれ流れ、２次側で位相を逆に復帰されなが
らトランスＱの後段に設けられたスピル力ＳＰの＆イス
コイルにインピーダンスマツチングされ、スピーカＳＰ
よシの音の出力としてエネルギ変換されることになる。
このような駆動回路において留意しなければならないこ
とは、ＤＡコンバータ眠によってアナログ的に変換され
た電流が、元々、準備した定電流値を損失することなく
有効にスピーカＳＰに伝達されることである。また、定
電流源Ｌ 、 Ｌ・・・・・・Ｉｎ−１の内部インピー
ダンスと、これら各定電流源に接続して設けられたスイ
ッチＳＷ１．Ｓ県・・・・・・ＳＷ、−。
とは、ＤＡコンバータ眠によってアナログ的に変換され
た電流が、元々、準備した定電流値を損失することなく
有効にスピーカＳＰに伝達されることである。また、定
電流源Ｌ 、 Ｌ・・・・・・Ｉｎ−１の内部インピー
ダンスと、これら各定電流源に接続して設けられたスイ
ッチＳＷ１．Ｓ県・・・・・・ＳＷ、−。
のインピーダンスの関係であり、重みづけされた各定電
流源のインピーダンスに比し各スイッチのインピーダン
スが充分に小さく無視し得る範囲に設定されなければな
らない。これらの事項が守られないと、必然的に変換の
誤差を生じたシ、変換損失につながることになる。
流源のインピーダンスに比し各スイッチのインピーダン
スが充分に小さく無視し得る範囲に設定されなければな
らない。これらの事項が守られないと、必然的に変換の
誤差を生じたシ、変換損失につながることになる。
したがって、上記駆動回路においては、スイッチＳＷｓ
、 ８％・・・・・・５ｗ１１．はもとより、全電流
が通過するスイッチＳＷ−Ｍ 、 ＳＷ＠Ｍ のインピ
ーダンスを充分小さくするように設計を施さなければな
らないから、前段回路などとともにＤＡコンバータＤ／
Ａ ｔ Ｉ Ｃ化した場合、このＤＡコンバータＤ／。
、 ８％・・・・・・５ｗ１１．はもとより、全電流
が通過するスイッチＳＷ−Ｍ 、 ＳＷ＠Ｍ のインピ
ーダンスを充分小さくするように設計を施さなければな
らないから、前段回路などとともにＤＡコンバータＤ／
Ａ ｔ Ｉ Ｃ化した場合、このＤＡコンバータＤ／。
が、ウェハー上で大面積を専有する結果となる欠点があ
る。
る。
また、ＤＡコンバータ見り、の出力である端点Ｂ。
Ｃで同位相、化された電流を復調するために中点タップ
付のトランスＱを使用しているが、トランスは性格上ど
うしても一定の体積をとるため、たとえば腕時計やカメ
ラのような限られたスペースに実装しなければならなり
ような用途の場合、この方式では実現不可能なことにな
る。さらに、中点タップ付のトランスＱは、トランス製
作を繁雑にしている。
付のトランスＱを使用しているが、トランスは性格上ど
うしても一定の体積をとるため、たとえば腕時計やカメ
ラのような限られたスペースに実装しなければならなり
ような用途の場合、この方式では実現不可能なことにな
る。さらに、中点タップ付のトランスＱは、トランス製
作を繁雑にしている。
この発明は上記の点に鑑みなされたもので、ＩＣ化に好
適し、しかもスペースに制限のあるような装置に有効利
用することができるスピーカＢ級駆動回路を提供するこ
とを目的とする。
適し、しかもスペースに制限のあるような装置に有効利
用することができるスピーカＢ級駆動回路を提供するこ
とを目的とする。
以下この発明の実施例を図面を参照して説明する。第３
図はこの発明の実施例を示す回路図である。この図にお
いて、点線枠内がｎビットのＤＡコンバータＤ／、であ
シ、２ＳＢ 、 ３ＳＢ ・” −（ｎ−１）ＳＢＬＳ
Ｂは（ｎ−１）ケの重みづけされたディジタル入力信号
である。Ｇは同じ＜（ｎ−１）りのダートであシ、前記
ディジタル入力信号２ＳＢ 、 ３ＳＢ・・・・・・Ｌ
ＳＢの各々が入力される。このゲートＧは、入力が“Ｏ
″の時ｊ″％％出力″Ｏ”、入力が”１″の時に出力が
＠１ ＃になる正相出力ダートであシ、その出力の“ｌ
＃はＤＡコンバータＤ／、の供給電圧ＶＤＤが、また
１０”はＧＮＤレベルが対応する。
図はこの発明の実施例を示す回路図である。この図にお
いて、点線枠内がｎビットのＤＡコンバータＤ／、であ
シ、２ＳＢ 、 ３ＳＢ ・” −（ｎ−１）ＳＢＬＳ
Ｂは（ｎ−１）ケの重みづけされたディジタル入力信号
である。Ｇは同じ＜（ｎ−１）りのダートであシ、前記
ディジタル入力信号２ＳＢ 、 ３ＳＢ・・・・・・Ｌ
ＳＢの各々が入力される。このゲートＧは、入力が“Ｏ
″の時ｊ″％％出力″Ｏ”、入力が”１″の時に出力が
＠１ ＃になる正相出力ダートであシ、その出力の“ｌ
＃はＤＡコンバータＤ／、の供給電圧ＶＤＤが、また
１０”はＧＮＤレベルが対応する。
ＲＬはＲ−２Ｒ形の抵抗ラダーである。この抵抗ラダー
ＲＬは、前記各ゲートＧの出力に各一端が接続された（
ｎ−１）ケの抵抗２Ｒと、直列接続され、両端および各
分圧点に前記抵抗２Ｒの他端が接続された（ｎ−２）ケ
の抵抗Ｒと、その直列回路の一端（７′″イジタル入力
信号ＬＳＢ側に対応する）と接地間に接続された前記と
異なる抵抗２Ｒとによシ構成される。抵抗Ｒは数１ＯＫ
Ω〜２００にΩであ）、抵抗２Ｒは前記抵抗Ｒの２倍で
ある。抵抗Ｒの直列回路の他端は、抵抗ラダーＲＬの出
力ライン（以下Ａラインという）として導出されている
。
ＲＬは、前記各ゲートＧの出力に各一端が接続された（
ｎ−１）ケの抵抗２Ｒと、直列接続され、両端および各
分圧点に前記抵抗２Ｒの他端が接続された（ｎ−２）ケ
の抵抗Ｒと、その直列回路の一端（７′″イジタル入力
信号ＬＳＢ側に対応する）と接地間に接続された前記と
異なる抵抗２Ｒとによシ構成される。抵抗Ｒは数１ＯＫ
Ω〜２００にΩであ）、抵抗２Ｒは前記抵抗Ｒの２倍で
ある。抵抗Ｒの直列回路の他端は、抵抗ラダーＲＬの出
力ライン（以下Ａラインという）として導出されている
。
ＳＷ・Ｍは、最も重みづけされたディジタル入力信号Ｍ
ＳＢが“１ ″の時にＡラインをＢ点に導通させ、“０
”の時に非導通とするようなスイッチであシ、ＳＷ−Ｍ
は前記ディジタル入力信号ＭＳＢと逆相のディジタル信
号ＭＳＢにょ多制御され、この信号願１が“１＃の時に
Ａラインを０点に導通させるスイッチである。ＳＷＢは
、ディジタル信号ＭＳＢが“１″の時にＢ点を接地レベ
ルとする一方、ディジタル信号ＭＳＢが１０”の時ＫＢ
点をオーシンとするようなスイッチであり、ｓｗｃはデ
ィジタル入力信号ＭＳＢによりｃ点に対して同様に制御
するスイッチである。ＯＰＩは、Ｂ点に現われるレベル
をゲイン１にて低インピーダンス（〜数Ω）変換し出力
するオペアンプであ！５．ＯＰ２は０点のレベルに対し
チオヘア／７’ＯＰ１と同様に低インピーダンス変換す
るオペアンプである。このオペアンプＯＰ２の出力と前
記オペアン７’ＯＰ１の出力間にスピーカＳＰのがイス
コイルが接続されている。
ＳＢが“１ ″の時にＡラインをＢ点に導通させ、“０
”の時に非導通とするようなスイッチであシ、ＳＷ−Ｍ
は前記ディジタル入力信号ＭＳＢと逆相のディジタル信
号ＭＳＢにょ多制御され、この信号願１が“１＃の時に
Ａラインを０点に導通させるスイッチである。ＳＷＢは
、ディジタル信号ＭＳＢが“１″の時にＢ点を接地レベ
ルとする一方、ディジタル信号ＭＳＢが１０”の時ＫＢ
点をオーシンとするようなスイッチであり、ｓｗｃはデ
ィジタル入力信号ＭＳＢによりｃ点に対して同様に制御
するスイッチである。ＯＰＩは、Ｂ点に現われるレベル
をゲイン１にて低インピーダンス（〜数Ω）変換し出力
するオペアンプであ！５．ＯＰ２は０点のレベルに対し
チオヘア／７’ＯＰ１と同様に低インピーダンス変換す
るオペアンプである。このオペアンプＯＰ２の出力と前
記オペアン７’ＯＰ１の出力間にスピーカＳＰのがイス
コイルが接続されている。
このように構成された駆動回路の動作を説明する。第４
図は、抵抗ラダーＲＬ７１−介してＡラインに現われる
電位と、（ｎ”−ｉ）ケの重みづけされたディジタル入
力信号２ＳＢ 、 ３ＳＢ・・・・・・ＬＳＢ との
対応を示す。ここで、Ｉ ＬＳＢ ＝ ｖＤＤ／２ｎ−
１テアル。
図は、抵抗ラダーＲＬ７１−介してＡラインに現われる
電位と、（ｎ”−ｉ）ケの重みづけされたディジタル入
力信号２ＳＢ 、 ３ＳＢ・・・・・・ＬＳＢ との
対応を示す。ここで、Ｉ ＬＳＢ ＝ ｖＤＤ／２ｎ−
１テアル。
この図から明らかなようにｓ （ｎ １ ）ケの重
みづけされたディジタル入力信号２ＳＢ 、 ３ＳＢ・
・・・・・ＬＳＢが各ゲートＧに供給されると、フルス
ケール（この実施例ではＶＤＤ）ｆｆｉ２”等分した電
位のうち、前記入力信号２８Ｂ 、 ３ＳＢ・・・・・
・ＬＳＥの１１″と″０＃の組合せに対応する１つの電
位が抵抗ラダーＲＬを介してＡラインに現われる。
みづけされたディジタル入力信号２ＳＢ 、 ３ＳＢ・
・・・・・ＬＳＢが各ゲートＧに供給されると、フルス
ケール（この実施例ではＶＤＤ）ｆｆｉ２”等分した電
位のうち、前記入力信号２８Ｂ 、 ３ＳＢ・・・・・
・ＬＳＥの１１″と″０＃の組合せに対応する１つの電
位が抵抗ラダーＲＬを介してＡラインに現われる。
このＡラインに出力された電位は、最も重みづけされた
ディジタル入力信号ＭＳＢが１１＃または”０”である
かによシ次のように区分けされる。
ディジタル入力信号ＭＳＢが１１＃または”０”である
かによシ次のように区分けされる。
もし、ディジタル入力信号ＭＳＢが”１″（したがって
、逆相のディジタル信号ＭＳＢは”０＃）ならば、スイ
ッチＳＷ−Ｍが導通、スイッチＳＷＢが非導通となるた
め、Ａラインの電位は、スイッチＳＷ・Ｍのインピーダ
ンスによらず、そのままＢ点に出力される。この時、ス
イッチＳＷ−Ｍが非導通で、スイッチＳＷＣが導通して
いるため、０点の電位は接地電位となる。次に、ディジ
タル入力信号ＭＳＢが“０″（したがって逆相のディジ
タル信号ｍｌは“１″）になると、スイッチＳＷ−Ｍが
導通、スイッチＳＷＣが非導通になるため、Ａラインの
電位は、スイッチＳＷ−Ｍのインピーダンスによラス、
そのまま０点に出力される。この時、スイッチＳＷ・Ｍ
が非導通、スイッチＳＷＢが導通であるから、Ｂ点の電
位は接地電位となる。このように、Ａラインの電位は、
最も重みづけされたディジタル入力信号ＭＳＢの切換え
に伴い、同位相でＢ級形式でＢ点と０点に振シ分けられ
るようになる。
、逆相のディジタル信号ＭＳＢは”０＃）ならば、スイ
ッチＳＷ−Ｍが導通、スイッチＳＷＢが非導通となるた
め、Ａラインの電位は、スイッチＳＷ・Ｍのインピーダ
ンスによらず、そのままＢ点に出力される。この時、ス
イッチＳＷ−Ｍが非導通で、スイッチＳＷＣが導通して
いるため、０点の電位は接地電位となる。次に、ディジ
タル入力信号ＭＳＢが“０″（したがって逆相のディジ
タル信号ｍｌは“１″）になると、スイッチＳＷ−Ｍが
導通、スイッチＳＷＣが非導通になるため、Ａラインの
電位は、スイッチＳＷ−Ｍのインピーダンスによラス、
そのまま０点に出力される。この時、スイッチＳＷ・Ｍ
が非導通、スイッチＳＷＢが導通であるから、Ｂ点の電
位は接地電位となる。このように、Ａラインの電位は、
最も重みづけされたディジタル入力信号ＭＳＢの切換え
に伴い、同位相でＢ級形式でＢ点と０点に振シ分けられ
るようになる。
そして、Ｂ点の電位がＡラインの電位と同一の時、つま
りディジタル入力信号ＭＳＢが“１″の時は、さらにオ
ペアンプＯＰ１の出力の電位がＢ点と同一となシ、一方
オペアンプＯＰ２の出力が０点と同様に接地電位となる
ので、いまオペアンプＯＰＩの出力電位ｆ ＶＡＩ ’
イスコイルの直流抵抗’ｆａｒとすると、■ｒ＝ｖＡ／
ｒの電流が、オペアンプＯＰＩからオペアンプＯＰ２の
出力ヘスビー力ＳＰのボイスコイルを介して流れる。一
方、ディジタル入力信号ＭＳＢが°′０′″の時は、オ
ペアンｆ ＯＦ２の出力電位がＶＡ ｂオペアングＯＰ
Ｉの出力が接地電位となるので、同様にＩｒ−ＶＡ／ｒ
の電流が、この場合はオペアンプＯＰ２からオペアンプ
ＯＰＩの出力に向って逆向きに流れる。
りディジタル入力信号ＭＳＢが“１″の時は、さらにオ
ペアンプＯＰ１の出力の電位がＢ点と同一となシ、一方
オペアンプＯＰ２の出力が０点と同様に接地電位となる
ので、いまオペアンプＯＰＩの出力電位ｆ ＶＡＩ ’
イスコイルの直流抵抗’ｆａｒとすると、■ｒ＝ｖＡ／
ｒの電流が、オペアンプＯＰＩからオペアンプＯＰ２の
出力ヘスビー力ＳＰのボイスコイルを介して流れる。一
方、ディジタル入力信号ＭＳＢが°′０′″の時は、オ
ペアンｆ ＯＦ２の出力電位がＶＡ ｂオペアングＯＰ
Ｉの出力が接地電位となるので、同様にＩｒ−ＶＡ／ｒ
の電流が、この場合はオペアンプＯＰ２からオペアンプ
ＯＰＩの出力に向って逆向きに流れる。
このよう々実施例においては、抵抗ラダーＲ，Ｌの出力
インピーダンスが常にＲ値そのままで、かつ高い。した
がって、Ｂ級状態を形成するスイッチＳＷ−Ｍ 、 Ｓ
Ｗ−Ｍと、片側全接地するスイッチＳＷＢ 、 ＳＷＣ
の内部インピーダンスを、たとえば数１００Ω〜数にΩ
というように、Ｒに比べ無視できるｊｌｌｌでかつ犬き
くとれる。ゆえに、ＤＡコンバータＤ／ＡをＩＣ化した
場合、ウェハー上でのＤＡ ｒ ／ −’４ ｐ Ｗ
ｂの専有面積苓二小さくでき、捷た消費電力も小さくで
きる利点がある。
インピーダンスが常にＲ値そのままで、かつ高い。した
がって、Ｂ級状態を形成するスイッチＳＷ−Ｍ 、 Ｓ
Ｗ−Ｍと、片側全接地するスイッチＳＷＢ 、 ＳＷＣ
の内部インピーダンスを、たとえば数１００Ω〜数にΩ
というように、Ｒに比べ無視できるｊｌｌｌでかつ犬き
くとれる。ゆえに、ＤＡコンバータＤ／ＡをＩＣ化した
場合、ウェハー上でのＤＡ ｒ ／ −’４ ｐ Ｗ
ｂの専有面積苓二小さくでき、捷た消費電力も小さくで
きる利点がある。
′！１′だ、後段に設けられたオペアンプＯＰ１．０Ｐ
２が、高入力インピーダンスであシ、かつ低出力インピ
ーダンスであるため、信号の伝送系でのエネルギー損失
を極力少なくできる。さらに、オペアンプＯＰＩ 、
ＯＦ２はＩＣ化できる利点がある。
２が、高入力インピーダンスであシ、かつ低出力インピ
ーダンスであるため、信号の伝送系でのエネルギー損失
を極力少なくできる。さらに、オペアンプＯＰＩ 、
ＯＦ２はＩＣ化できる利点がある。
さらに、第３図によれば、第１図におけるトランスＱが
削減されたことにより、スピーカ駆動回路の大幅な小型
化および低価格化が達成できるものである。
削減されたことにより、スピーカ駆動回路の大幅な小型
化および低価格化が達成できるものである。
以上のように、この発明のスピーカＢ級駆動回路は、フ
ルスケールを２旧１等分した電位のうちいずれか１つｋ
、（ｎ−１）ケの重みづけされたディジタル入力信号に
よシ出力する、高い出力インピーダンスをもった回路部
と、この回路部からの出力を受け、最も重みづけされた
１つのディジタル信号の１１”または“０＃にて制御さ
れ、１つは接地レベルを出力し、もう１つは前記出力レ
ベルを損うことなく伝送出力する４つのスイッチとによ
＃）ｎビットＤＡコンバータヲ構成し、コノＤＡコンバ
ータの２つの出力に各々オペアンプを接続し、このオペ
アンプの出力間にボイスコイルを接続するようにしたの
で、低消費電力でＢ級動作のスピーカ駆動を行うことが
でき、しかもスピーカのディスコイルに伝送される直前
まで信号の伝送効率を高くとることができる。また、ト
ランスを省略できることに加えて、全ＩＣ化できるから
、大幅な小型化を図ってスペースに制限のあるような装
置に有効利用することができ、かつ低価格化も達成でき
る。さらに、ＩＣ化する場合、特にＤＡコンバータのウ
ェハー上での専有面積を減らすことができるものである
。
ルスケールを２旧１等分した電位のうちいずれか１つｋ
、（ｎ−１）ケの重みづけされたディジタル入力信号に
よシ出力する、高い出力インピーダンスをもった回路部
と、この回路部からの出力を受け、最も重みづけされた
１つのディジタル信号の１１”または“０＃にて制御さ
れ、１つは接地レベルを出力し、もう１つは前記出力レ
ベルを損うことなく伝送出力する４つのスイッチとによ
＃）ｎビットＤＡコンバータヲ構成し、コノＤＡコンバ
ータの２つの出力に各々オペアンプを接続し、このオペ
アンプの出力間にボイスコイルを接続するようにしたの
で、低消費電力でＢ級動作のスピーカ駆動を行うことが
でき、しかもスピーカのディスコイルに伝送される直前
まで信号の伝送効率を高くとることができる。また、ト
ランスを省略できることに加えて、全ＩＣ化できるから
、大幅な小型化を図ってスペースに制限のあるような装
置に有効利用することができ、かつ低価格化も達成でき
る。さらに、ＩＣ化する場合、特にＤＡコンバータのウ
ェハー上での専有面積を減らすことができるものである
。
第１図は従来のスピーカＢ級駆動回路を示す回路図、第
２図は従来回路のＤＡコンバータによシデイジタル入力
信号が電流変換されて出力される状態を示す図、第３図
はこの発明のスピーカＢ級駆動回路の実施例を示す回路
図、第４図はこの発明の実施例において、抵抗ラダーを
介してＡラインに現われる電位とディジタル入力信号と
の対応を示す図である。 ＭＳＢ 、 ２ＳＢ −Ｌ Ｓ Ｂ・・・ディジタル入
力信号、ＭＳＢ・・・ディジタル入力信号ＭＳＢと逆相
のディジタル信号、Ｇ・・・ダート、ＲＬ・・・抵抗ラ
ダー、Ｒ，２Ｒ・・・抵抗、謂・Ｍ 、 ＳＷ−Ｍ 、
ＳＷＢ 、 ＳＷＣ・・・スイッチ、ＯＰＩ 、 Ｏ
Ｆ２・・・オペアンプ、ＳＰ・・・スピーカ。
２図は従来回路のＤＡコンバータによシデイジタル入力
信号が電流変換されて出力される状態を示す図、第３図
はこの発明のスピーカＢ級駆動回路の実施例を示す回路
図、第４図はこの発明の実施例において、抵抗ラダーを
介してＡラインに現われる電位とディジタル入力信号と
の対応を示す図である。 ＭＳＢ 、 ２ＳＢ −Ｌ Ｓ Ｂ・・・ディジタル入
力信号、ＭＳＢ・・・ディジタル入力信号ＭＳＢと逆相
のディジタル信号、Ｇ・・・ダート、ＲＬ・・・抵抗ラ
ダー、Ｒ，２Ｒ・・・抵抗、謂・Ｍ 、 ＳＷ−Ｍ 、
ＳＷＢ 、 ＳＷＣ・・・スイッチ、ＯＰＩ 、 Ｏ
Ｆ２・・・オペアンプ、ＳＰ・・・スピーカ。
Claims (1)
- （ｎ−１）ケからなる重みづけされたディジタル入力信
号によシ、フルスケールを２Ｔ′−１等分された電位の
うち、いずれか１つを出力する、高い出力インピーダン
スをもった回路部、この回路部からの出力を受け、最も
重みづけされた１つのディジタル入力信号の１１”また
は１０＃にて制御され、１つは接地レベルを出力し、も
う１つは前記出力レベルを損うことなく伝送出力する４
つのスイッチからなるｎビットＤＡコンバータと、この
ＤＡコンバータの２つの出力に接続された２つのオペア
ンプと、この２つのオペアンプの出力間にディスコイル
が接続されたスピーカとを具備することを特徴とするス
ピーカＢ級駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56116351A JPS5819027A (ja) | 1981-07-27 | 1981-07-27 | スピ−カｂ級駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56116351A JPS5819027A (ja) | 1981-07-27 | 1981-07-27 | スピ−カｂ級駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5819027A true JPS5819027A (ja) | 1983-02-03 |
Family
ID=14684798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56116351A Pending JPS5819027A (ja) | 1981-07-27 | 1981-07-27 | スピ−カｂ級駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5819027A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4810440A (en) * | 1986-06-26 | 1989-03-07 | Kanegafuchi Kagaku Kogyo Kabushiki Kaisha | Process for pre-expanding thermoplastic resin particles |
| US5592559A (en) * | 1991-08-02 | 1997-01-07 | Sharp Kabushiki Kaisha | Speaker driving circuit |
| US5862237A (en) * | 1996-06-18 | 1999-01-19 | Sony Corporation | Speaker apparatus |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5029912A (ja) * | 1973-07-17 | 1975-03-26 |
-
1981
- 1981-07-27 JP JP56116351A patent/JPS5819027A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5029912A (ja) * | 1973-07-17 | 1975-03-26 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4810440A (en) * | 1986-06-26 | 1989-03-07 | Kanegafuchi Kagaku Kogyo Kabushiki Kaisha | Process for pre-expanding thermoplastic resin particles |
| US5592559A (en) * | 1991-08-02 | 1997-01-07 | Sharp Kabushiki Kaisha | Speaker driving circuit |
| US5862237A (en) * | 1996-06-18 | 1999-01-19 | Sony Corporation | Speaker apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3986970B2 (ja) | Ｄ／ａ変換器 | |
| US5585795A (en) | D/A converter including output buffer having a controllable offset voltage | |
| US5909496A (en) | Speaker apparatus | |
| JPS5838029A (ja) | 高分解能デイジタル−アナログ変換器 | |
| KR930015372A (ko) | 디지탈-아날로그 신호 변환장치 | |
| JPH0479200B2 (ja) | ||
| JPH01238226A (ja) | ディジタル―アナログ変換器回路網 | |
| JPS63224415A (ja) | デイジタル−アナログ変換器 | |
| JPS58104526A (ja) | 二段式ａ−ｄ変換装置 | |
| JPH01235419A (ja) | 可変利得アナログ・デジタル符号器およびデジタルワード供給方法 | |
| JPS5819027A (ja) | スピ−カｂ級駆動回路 | |
| JPH0377429A (ja) | ディジタル・アナログ変換器 | |
| JPH0621814A (ja) | 正及び負のデジタル入力値の両方に対し精密な直線出力を有するデジタル・アナログ変換器 | |
| JP3116773B2 (ja) | Ｄ／ａコンバータ回路 | |
| JPH0436609B2 (ja) | ||
| JP3088393B2 (ja) | 抵抗ストリング型ｄ／ａ変換器 | |
| JPH0595239A (ja) | レベル制御回路 | |
| JPS5938770B2 (ja) | Ｐｃｍ復号器 | |
| JPH01133424A (ja) | Ｄａ変換回路 | |
| JPS6017257B2 (ja) | ステップ発生器 | |
| JPS6230348Y2 (ja) | ||
| JPH0636160B2 (ja) | アナログ信号比較回路 | |
| JPS5939925B2 (ja) | ディジタル−アナログ変換器 | |
| JPH0450646Y2 (ja) | ||
| JPH05191289A (ja) | 電流加算方式ｄ／ａコンバータ |