JPS5819025A - デジタル波形発生器 - Google Patents
デジタル波形発生器Info
- Publication number
- JPS5819025A JPS5819025A JP56116634A JP11663481A JPS5819025A JP S5819025 A JPS5819025 A JP S5819025A JP 56116634 A JP56116634 A JP 56116634A JP 11663481 A JP11663481 A JP 11663481A JP S5819025 A JPS5819025 A JP S5819025A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- rom
- waveform
- latch circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/64—Generators producing trains of pulses, i.e. finite sequences of pulses
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はデジタル波形発生器に関し、特に複数の信号を
選択出力するデジタル波形発生器に関する。
選択出力するデジタル波形発生器に関する。
従来、この種の波形発生器は第１図に示すように、複数
の信号をそれぞれＲＯＭ１６，１７゜１８にあらかじめ
格納しておき、選択的に取υ出している。カウンタ１５
はクロック発生器１４からのクロック金堂けＲＯＭの読
み出しアドレスを作り、ＲＯＭ１６，１７．１８の出力
はラッチ回路１９．Ｄ／Ａコンバータ２０．ＬＰＩｉ”
２１を経て出力される。この図で複数の波形信号の中か
ら希望の信号全選択した場合、どの信号が選択きれたか
全表示したり、またはこの情報で他の回路を駆動する際
に必要なメリー出力は選択制御信号を受ける第１のラン
チ回路１３より出力されていた。
の信号をそれぞれＲＯＭ１６，１７゜１８にあらかじめ
格納しておき、選択的に取υ出している。カウンタ１５
はクロック発生器１４からのクロック金堂けＲＯＭの読
み出しアドレスを作り、ＲＯＭ１６，１７．１８の出力
はラッチ回路１９．Ｄ／Ａコンバータ２０．ＬＰＩｉ”
２１を経て出力される。この図で複数の波形信号の中か
ら希望の信号全選択した場合、どの信号が選択きれたか
全表示したり、またはこの情報で他の回路を駆動する際
に必要なメリー出力は選択制御信号を受ける第１のラン
チ回路１３より出力されていた。
しかし、これによれば第１のラッチ回路１３の出力によ
り選択されるＲＯＭ以降の回路で障害があって、選択し
た波形信号と異なる波形信号が出力されても、タリー出
力は選択した波形信号を示すものとなり実際の出力波形
信号とは一致しなくなる。
り選択されるＲＯＭ以降の回路で障害があって、選択し
た波形信号と異なる波形信号が出力されても、タリー出
力は選択した波形信号を示すものとなり実際の出力波形
信号とは一致しなくなる。
また、クロック発生回路１４．カウンター回路１５のよ
うにＲＯＭを駆動するに必要な回路に障害がめった場合
、異常全検知することもできなかった。
うにＲＯＭを駆動するに必要な回路に障害がめった場合
、異常全検知することもできなかった。
したがって、本発明の目的は波形を格納したＲＯＭ以下
の回路に故障があっても、正確なタＩＪ−出力全得るこ
とができるデジタル波形発生器全提供することである。
の回路に故障があっても、正確なタＩＪ−出力全得るこ
とができるデジタル波形発生器全提供することである。
本発明によれば、Ｅ（、ＯＭに信号データとともに波形
番号のデータも書き込んでおき、これを決められたタイ
ミングで読み出し、タリーとして出力すると共に選択制
御入力と比較することにより、上記欠点を解決し、正確
なタリ ｉ得、回路の障害全検知できるようにしたデジ
タル波形発生器が得られる。
番号のデータも書き込んでおき、これを決められたタイ
ミングで読み出し、タリーとして出力すると共に選択制
御入力と比較することにより、上記欠点を解決し、正確
なタリ ｉ得、回路の障害全検知できるようにしたデジ
タル波形発生器が得られる。
次に、本発明の一実施例を示した図面全参照して、本発
明の詳細な説明する。第２図は不発明の一実施例を示し
ており、ラッチ回路１は選択制御入力金堂け、ＲＯＭ６
〜８の内の選択された波形データ全もつＲＯＭへ制御信
号を送り必要なＲ，ＯＭｉ駆動するとともに比較回路２
へ入力制御データを送る。クロック発生回路４のクロッ
クをもとにカウンター回路５が順次ＲＯＭ６〜８のアド
レス全更新し、第３のラッチ回路１２へ選択されたＲ、
ＯＭの波形データが出力され、Ｄ／Ａコンバータ９及び
ローパスフィルタ１１により、アナログ信号に変換され
る。ＦＬＯＭの波形データが終るアドレスにくるとカウ
ンターからタイミングパルスが第２のラッチ回路３へ送
られ、次にＲ，ＯＭから出力される波形番号データが第
２のラッチ回路３でラッチされ、これ全タリーとして出
力すると共に比較回路２へ送り、選択制御入力と比較し
、不一致の場合アラーム金出力する。この場合回路動作
が正常であれば、選択制御入力と第２のラッチ回路３の
出力は一致するはずである。
明の詳細な説明する。第２図は不発明の一実施例を示し
ており、ラッチ回路１は選択制御入力金堂け、ＲＯＭ６
〜８の内の選択された波形データ全もつＲＯＭへ制御信
号を送り必要なＲ，ＯＭｉ駆動するとともに比較回路２
へ入力制御データを送る。クロック発生回路４のクロッ
クをもとにカウンター回路５が順次ＲＯＭ６〜８のアド
レス全更新し、第３のラッチ回路１２へ選択されたＲ、
ＯＭの波形データが出力され、Ｄ／Ａコンバータ９及び
ローパスフィルタ１１により、アナログ信号に変換され
る。ＦＬＯＭの波形データが終るアドレスにくるとカウ
ンターからタイミングパルスが第２のラッチ回路３へ送
られ、次にＲ，ＯＭから出力される波形番号データが第
２のラッチ回路３でラッチされ、これ全タリーとして出
力すると共に比較回路２へ送り、選択制御入力と比較し
、不一致の場合アラーム金出力する。この場合回路動作
が正常であれば、選択制御入力と第２のラッチ回路３の
出力は一致するはずである。
本発明によれば、以上説明したように、ＲＯＭに波形番
号データ全書き込み、これを波形データのあと読み出す
ことにより、最終出力に一致した正確なタ＋３−’ｅ出
力すると共に、回路の動作不良を検知することができる
ようになる。
号データ全書き込み、これを波形データのあと読み出す
ことにより、最終出力に一致した正確なタ＋３−’ｅ出
力すると共に、回路の動作不良を検知することができる
ようになる。
第１図は従来例を示す図、第２図は本発明の一実施例を
示すブロック図、 図において、１・・・・・・第１のラッチ回路、２・・
・・・・比較回路、３・・・・・・第２のラッチ回路、
４・・・・・・クロック発生回路、５・・・・・・カウ
ンタ回路、６・・・・・・第１信号のＲＯＭ、 ７・
・・・・・第２信号の）ＬＯＭ、８・・・・・・第ｎ
信号のＲＯＭ、９・・・・・・Ｄ／Ａコンバータ、１１
・・・・・・ローパスフィルター、１２・・・・・・第
３ （Ｄ ラ ５− ッチ回路、１３・・・・・・第１のラッチ回路、１４・
・・・・・クロック発生回路、１５・・・・・・カウン
タ回路、１６・・・・・・第１信号のＦｔＯＭｈ １７
・・・・・・第２信号の）ＬＯＭ、１８・・・・・・第
３信号のＲＯＭ、１９・・・・・・第２のラッチ回路、
２０・・・・・・Ｄ／Ａコンバータ、２１．・・・・・
ローパスフィルタ。 ７−６−
示すブロック図、 図において、１・・・・・・第１のラッチ回路、２・・
・・・・比較回路、３・・・・・・第２のラッチ回路、
４・・・・・・クロック発生回路、５・・・・・・カウ
ンタ回路、６・・・・・・第１信号のＲＯＭ、 ７・
・・・・・第２信号の）ＬＯＭ、８・・・・・・第ｎ
信号のＲＯＭ、９・・・・・・Ｄ／Ａコンバータ、１１
・・・・・・ローパスフィルター、１２・・・・・・第
３ （Ｄ ラ ５− ッチ回路、１３・・・・・・第１のラッチ回路、１４・
・・・・・クロック発生回路、１５・・・・・・カウン
タ回路、１６・・・・・・第１信号のＦｔＯＭｈ １７
・・・・・・第２信号の）ＬＯＭ、１８・・・・・・第
３信号のＲＯＭ、１９・・・・・・第２のラッチ回路、
２０・・・・・・Ｄ／Ａコンバータ、２１．・・・・・
ローパスフィルタ。 ７−６−
Claims (1)
- 複数種類の波形にそれぞれ対応したデジタルデータ及び
波形の種類全表わす波形番号全書き込んだ複数のＲＯＭ
と、クロックパルスを発生するクロック発生回路と、前
記クロックパルスをカウントシ、前記ＲＯＭのアドレス
を順次更新するとともにタイミングパルスを発生するカ
ウンタ回路と、前記ＲＯＭからデータ金堂は取り、前記
タイミングパルスでラッチするデータラッチ回路と、前
記データラッチ回路によりラッチされたデータをアナロ
グ信号に変換するＤ／Ａコンバータと、前記Ｄ／Ａコン
バーメの出力から必要な周波数成分を取り出し信号出力
とするローパスフィルターと、選択制御入力を受け、前
記複数のＲＯＭ金選択する選択信号ラッチ回路と、前記
カウンタ回路からのタイミングパルスで前記選択された
ｌ（ＯＭからの波形番号データ全取り出しタリーを出力
する波形番号ラッチ回路と、前記選択信号ランチ回路か
らの制御入力と前記波形番号ラッチ回路からの波形番号
データと全比較し不一致のときアラームを出力する比較
回路と全具備すること全特徴とするデジタル波形発生器
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56116634A JPS5819025A (ja) | 1981-07-24 | 1981-07-24 | デジタル波形発生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56116634A JPS5819025A (ja) | 1981-07-24 | 1981-07-24 | デジタル波形発生器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5819025A true JPS5819025A (ja) | 1983-02-03 |
| JPS6355809B2 JPS6355809B2 (ja) | 1988-11-04 |
Family
ID=14692049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56116634A Granted JPS5819025A (ja) | 1981-07-24 | 1981-07-24 | デジタル波形発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5819025A (ja) |
-
1981
- 1981-07-24 JP JP56116634A patent/JPS5819025A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6355809B2 (ja) | 1988-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5544107A (en) | Diagnostic data port for a LSI or VLSI integrated circuit | |
| JPH07326970A (ja) | Ａ／ｄ変換器及びａ／ｄ変換器のテスト方法 | |
| US4608690A (en) | Detecting improper operation of a digital data processing apparatus | |
| JPS5819025A (ja) | デジタル波形発生器 | |
| JPH1021150A (ja) | メモリテスト回路 | |
| JPH0225592B2 (ja) | ||
| JP2620072B2 (ja) | 論理回路試験装置 | |
| JPH08293734A (ja) | 波形発生装置 | |
| JP3094714B2 (ja) | 雑音除去フィルタ | |
| JP3340459B2 (ja) | 信号判定装置及び信号判定方法 | |
| SU1594544A1 (ru) | Система дл контрол и диагностики цифровых узлов | |
| JPS5876773A (ja) | 布線試験機のアドレス制御方式 | |
| JP2522254B2 (ja) | 論理回路ブロック動作モ−ド設定方式 | |
| JPS599516A (ja) | 急峻な波形の描写方法 | |
| JPH0335633B2 (ja) | ||
| JPH066238A (ja) | 並直列データ変換回路およびこれを利用した読みだしクロック発生装置 | |
| JPH045948B2 (ja) | ||
| JPH06258402A (ja) | テスト回路内蔵集積回路 | |
| SU1216652A1 (ru) | Регистратор | |
| JP2710456B2 (ja) | スキャンパスデータ採取方式 | |
| JP2869533B2 (ja) | 半導体論理回路用検査装置 | |
| JPH0690170A (ja) | Ａ−ｄ変換器 | |
| GB2023895A (en) | Error detection circuit | |
| JPS60186951A (ja) | メモリチエツク方式 | |
| JPH0218494B2 (ja) |