JPS58190060A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58190060A JPS58190060A JP7242782A JP7242782A JPS58190060A JP S58190060 A JPS58190060 A JP S58190060A JP 7242782 A JP7242782 A JP 7242782A JP 7242782 A JP7242782 A JP 7242782A JP S58190060 A JPS58190060 A JP S58190060A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor substrate
- impurity
- oxide film
- ion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 239000012535 impurity Substances 0.000 claims abstract description 26
- 230000003647 oxidation Effects 0.000 claims abstract description 26
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 26
- 238000005468 ion implantation Methods 0.000 claims abstract description 22
- 238000001312 dry etching Methods 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 13
- 230000001590 oxidative effect Effects 0.000 claims 1
- 230000001133 acceleration Effects 0.000 abstract description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 abstract description 2
- 239000007789 gas Substances 0.000 abstract description 2
- 150000004767 nitrides Chemical class 0.000 abstract 2
- 239000001257 hydrogen Substances 0.000 abstract 1
- 229910052739 hydrogen Inorganic materials 0.000 abstract 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 6
- 238000009826 distribution Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- -1 Iron ions Chemical class 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- LDDQLRUQCUTJBB-UHFFFAOYSA-N ammonium fluoride Chemical compound [NH4+].[F-] LDDQLRUQCUTJBB-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Substances [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、半導体装置の製造方法に係わり、特に耐酸化
膜による選択酸化法を用いた半導体装置の製造方法に関
する。
膜による選択酸化法を用いた半導体装置の製造方法に関
する。
近時、半導体装置の製造工程において、耐酸化膜音用い
た選択酸化法が使用されている。この方法では、まず第
１図（＆）に示す如くシリコン基板１の一主面に熱酸化
法により酸化膜２を形成する。次いで、第１図（ｂ）に
示す如く酸化膜２上に窒化シリコン膜３を形成し、この
Δ化シリコン膜３の必要部分をフォトレゾスト４でマス
りし、マスクされていない部分音、例えばＣＦ４のプラ
ズマエツチングで除去する。次いで、第１図Ｔｅ）に示
す如く酸化膜２を介してシリコン基板１内ヘボロンのイ
オン注入全行なＶｌＮ Ｏ／イオン注入層５を形成する
。その後、フォトレゾスト４を除去し、第１図（ｄ）に
示す如く選択酸化を行ないフィールド酸化膜６を形成す
る。これ以降は、周知の技術によりＰ−）電極および配
線層等を形成することによって、ＭＯＳ ）ランソスタ
が作成される。
た選択酸化法が使用されている。この方法では、まず第
１図（＆）に示す如くシリコン基板１の一主面に熱酸化
法により酸化膜２を形成する。次いで、第１図（ｂ）に
示す如く酸化膜２上に窒化シリコン膜３を形成し、この
Δ化シリコン膜３の必要部分をフォトレゾスト４でマス
りし、マスクされていない部分音、例えばＣＦ４のプラ
ズマエツチングで除去する。次いで、第１図Ｔｅ）に示
す如く酸化膜２を介してシリコン基板１内ヘボロンのイ
オン注入全行なＶｌＮ Ｏ／イオン注入層５を形成する
。その後、フォトレゾスト４を除去し、第１図（ｄ）に
示す如く選択酸化を行ないフィールド酸化膜６を形成す
る。これ以降は、周知の技術によりＰ−）電極および配
線層等を形成することによって、ＭＯＳ ）ランソスタ
が作成される。
しかしながら、この種の方法にあっては次のような問題
があった。すなわち、ＭＯＳ ）ランジスタの製造に適
用した場合、第２図に示す如くチャンネル幅が狭くなる
に従いしきい値電圧が増大する、所謂狭チャネル効果が
生じると云う欠点がある。さらに、シリコン基板中にイ
オン注入したＩロンが素子形成領域にしみ出し、第３図
に示す如き不純物分布となり、前記狭チャネル効果が強
調される。狭チャネル効果によるしきい値電圧のチャネ
ル幅依存性は、素子の微細化と共に増大し素子の％性に
悪影＃を与える。
があった。すなわち、ＭＯＳ ）ランジスタの製造に適
用した場合、第２図に示す如くチャンネル幅が狭くなる
に従いしきい値電圧が増大する、所謂狭チャネル効果が
生じると云う欠点がある。さらに、シリコン基板中にイ
オン注入したＩロンが素子形成領域にしみ出し、第３図
に示す如き不純物分布となり、前記狭チャネル効果が強
調される。狭チャネル効果によるしきい値電圧のチャネ
ル幅依存性は、素子の微細化と共に増大し素子の％性に
悪影＃を与える。
このように、し１込蝕電圧のチャネル幅依存性が重要な
問題となっていた。
問題となっていた。
本発明の目的は、シ墓い値電圧のチャネル幅依存性を防
止することができ、素子特性および信頼性の向上をはか
り得る半導体装置の製造方法を提供することＫある。
止することができ、素子特性および信頼性の向上をはか
り得る半導体装置の製造方法を提供することＫある。
本発明の骨子は、半導体基板と同導電型を作るイオンが
素子領域へしみ出すのを防止するために、基板と逆導電
型を作る不純物のイオン注入全行ない第４図に示す如く
素子領域中央部よりも素子領域周辺部において不純物濃
度が低くなるような不純物分布を得ることにある。
素子領域へしみ出すのを防止するために、基板と逆導電
型を作る不純物のイオン注入全行ない第４図に示す如く
素子領域中央部よりも素子領域周辺部において不純物濃
度が低くなるような不純物分布を得ることにある。
すなわち本発明は、耐酸化性被膜をマスクとして用い半
導体基板上に選択的に熱酸化層を形成する工程を含む半
導体装置の製造方法において、上記半導体基板上に耐酸
化性被膜を選択的に形成したのち、上記半導体基板およ
び耐酸化性被膜上の全面にイオン注入用マスク材料膜を
堆積し、次いで上記イオン注入用マスク材料膜を全面エ
ツチングし該材料膜を上記耐酸化性被膜の段差側面部に
のみ残存せしめ、次いで上記イオン注入用マスク材料膜
をマスクとしてｍ起生導体基板と同導電型を作る第１の
不純物を上記半導体基板にイオン注入し、次いで前記イ
オン注入用マスク材料膜を除去し、次いで前記半導体基
板と逆導電型を作る第２の不純物を前記第１の不純物よ
シ少ない注入量で上記半導体基板にイオン注入し、しか
るのち前記半導体基板の前記耐酸化性被膜で覆われてい
ない部分に熱酸化層を形成するようにした方法である。
導体基板上に選択的に熱酸化層を形成する工程を含む半
導体装置の製造方法において、上記半導体基板上に耐酸
化性被膜を選択的に形成したのち、上記半導体基板およ
び耐酸化性被膜上の全面にイオン注入用マスク材料膜を
堆積し、次いで上記イオン注入用マスク材料膜を全面エ
ツチングし該材料膜を上記耐酸化性被膜の段差側面部に
のみ残存せしめ、次いで上記イオン注入用マスク材料膜
をマスクとしてｍ起生導体基板と同導電型を作る第１の
不純物を上記半導体基板にイオン注入し、次いで前記イ
オン注入用マスク材料膜を除去し、次いで前記半導体基
板と逆導電型を作る第２の不純物を前記第１の不純物よ
シ少ない注入量で上記半導体基板にイオン注入し、しか
るのち前記半導体基板の前記耐酸化性被膜で覆われてい
ない部分に熱酸化層を形成するようにした方法である。
本発明によれば、半導体基板と逆導電型を作る不純物の
イオン注入によル前記第４図に示す如き不純物＃度を得
ることができ、これＫよす電５図に示す如く狭チャネル
効果が従来よシも抑えられた半導体装置を得ることがで
きる。このため、信頼性の向上をはかル得て、また集積
５− 変の向上ＫＷ与し得る等の効果を奏する。
イオン注入によル前記第４図に示す如き不純物＃度を得
ることができ、これＫよす電５図に示す如く狭チャネル
効果が従来よシも抑えられた半導体装置を得ることがで
きる。このため、信頼性の向上をはかル得て、また集積
５− 変の向上ＫＷ与し得る等の効果を奏する。
第６図（ａ）〜（ｇ）は本発明の一実施例に係わ個ＯＳ
トランジスタ製造工程を示す断面図である。まず、第６
図（ａ） Ｋ示す如（ｐ型シリコン基板（半導体基板）
１上に熱酸化法により厚さ３００ （ｉ）の酸化膜１２
を形成する。次いで、第６図（ｂ）に示す如（酸化Ｍ１
ｊの上に厚さ４ｏｏｏ［Ｘ］ｏｉｌ化シリコンＭ（耐酸
化性被膜）１３を形成し、さらに同図（ｃｌ Ｋ示す如
く窒化シリコン膜１３の必要部分をフォトレゾスト１４
でマスクし、マスクされない部分ｉ ＣＦ４のプラズマ
エツチングで除去する。次いで、フォトレゾスト１４ｔ
−除去したのち、第６図（ｄｌに示す如く試料上の全面
ＫＣＶＤ法に！ リ３０００［Ｘ）の酸化［（イオン注
入用マスク材料膜）１５を形成する。このとき、前記窒
化シリコン膜１３の存在に起因する断差により、酸化膜
１５にもこの段差に応じた段差が形成される。そして、
酸化膜１５の窒化シリコン膜１３の端部１６における膜
厚が他の部分６− よりも厚くなる。
トランジスタ製造工程を示す断面図である。まず、第６
図（ａ） Ｋ示す如（ｐ型シリコン基板（半導体基板）
１上に熱酸化法により厚さ３００ （ｉ）の酸化膜１２
を形成する。次いで、第６図（ｂ）に示す如（酸化Ｍ１
ｊの上に厚さ４ｏｏｏ［Ｘ］ｏｉｌ化シリコンＭ（耐酸
化性被膜）１３を形成し、さらに同図（ｃｌ Ｋ示す如
く窒化シリコン膜１３の必要部分をフォトレゾスト１４
でマスクし、マスクされない部分ｉ ＣＦ４のプラズマ
エツチングで除去する。次いで、フォトレゾスト１４ｔ
−除去したのち、第６図（ｄｌに示す如く試料上の全面
ＫＣＶＤ法に！ リ３０００［Ｘ）の酸化［（イオン注
入用マスク材料膜）１５を形成する。このとき、前記窒
化シリコン膜１３の存在に起因する断差により、酸化膜
１５にもこの段差に応じた段差が形成される。そして、
酸化膜１５の窒化シリコン膜１３の端部１６における膜
厚が他の部分６− よりも厚くなる。
次に、例えばフレオンと水素がスを用いて０．０１〜０
．０３ ［Ｔｏｒｒ ）のガス圧で異方性ドライエツチ
ングを行い上記酸化膜１５を全面エツチングすると、第
６図（ｅ）に示す如く窒化シリコン膜１３の側壁および
その近傍のみに酸化膜が残置される。次いで、上記残っ
た酸化膜１′ｆ：マスクとして用い加速電圧１００［ｋ
ｅＶ］、ドーズ量ｌＸ１０［α 〕でフィールドイオン
注入を行なう。
．０３ ［Ｔｏｒｒ ）のガス圧で異方性ドライエツチ
ングを行い上記酸化膜１５を全面エツチングすると、第
６図（ｅ）に示す如く窒化シリコン膜１３の側壁および
その近傍のみに酸化膜が残置される。次いで、上記残っ
た酸化膜１′ｆ：マスクとして用い加速電圧１００［ｋ
ｅＶ］、ドーズ量ｌＸ１０［α 〕でフィールドイオン
注入を行なう。
注入イオンにはｄ？ポロン第１の不純物）を使用した。
ここで、前記窒化シリコン膜１３で覆われている部分に
はイオン注入されず、また前記酸化膜１５で隋われた窒
化シリコン膜１３の端部にもイオン注入は殆んどされな
り０このため、第６図ｆｅ） Ｋ示す如くポロンイオン
注入層１７は窒化シリコン）ｌＸ１３およびその端部近
傍（酸化膜１５）を除いた部分に選択的に形成される。
はイオン注入されず、また前記酸化膜１５で隋われた窒
化シリコン膜１３の端部にもイオン注入は殆んどされな
り０このため、第６図ｆｅ） Ｋ示す如くポロンイオン
注入層１７は窒化シリコン）ｌＸ１３およびその端部近
傍（酸化膜１５）を除いた部分に選択的に形成される。
次に、前記酸化膜１５をＮＨ４Ｆ＝ｉ！によりエツチン
グ除去したのち、加速電圧１００［ｋθ■〕、ドーズ量
ｌＸ１０１２〔ｄ２〕で砒素（第２の不純物）をイオン
注入し第６図（ｆ）Ｉｃ示す如く砒素イオン注入層１８
を形成する。このとき砒素イオン注入は前記ポロンイオ
ン注入の注入量よシ少ないので、砒素イオン注入による
反転防止層は前記窒化シリコン膜１３の端部近傍のみに
形成されることＫなる。すなわち、シリコン基板１１上
の不純物濃度が前記第４図に示す如き状態になる。
グ除去したのち、加速電圧１００［ｋθ■〕、ドーズ量
ｌＸ１０１２〔ｄ２〕で砒素（第２の不純物）をイオン
注入し第６図（ｆ）Ｉｃ示す如く砒素イオン注入層１８
を形成する。このとき砒素イオン注入は前記ポロンイオ
ン注入の注入量よシ少ないので、砒素イオン注入による
反転防止層は前記窒化シリコン膜１３の端部近傍のみに
形成されることＫなる。すなわち、シリコン基板１１上
の不純物濃度が前記第４図に示す如き状態になる。
次に、熱識化法を用いて第６図（ｇ）に示す如くフィー
ルド酸化ｇｘｙを形成する。その後、窒化シリコン膜１
３を除去したのち、周知の技術を用いてｆ−）電極およ
び配線層等を形成することによってＭＯＳトランジスタ
が作製されることになる。かぐして形成されたＭＯＳ
）ランソスタは、前記第４図に示す不純物分布を有する
ことから、狭チャネル効果を抑えることができ、高１頼
件のものとなる。
ルド酸化ｇｘｙを形成する。その後、窒化シリコン膜１
３を除去したのち、周知の技術を用いてｆ−）電極およ
び配線層等を形成することによってＭＯＳトランジスタ
が作製されることになる。かぐして形成されたＭＯＳ
）ランソスタは、前記第４図に示す不純物分布を有する
ことから、狭チャネル効果を抑えることができ、高１頼
件のものとなる。
なお、不発ψノは上述した実施例に限定されるものでは
なく、その要旨を逸脱しない範囲で、種々賢形して実施
することができる。例えば、前記ＣＶＤ法によるイオン
注入用マスク材料膜は、前記第６図（ｄ）に示す形状に
形成される膜であればシリコン酸化膜、ＰＳＧ（リン・
シリケート・ガラス）膜、多結晶シリコン膜、アルミニ
ウム膜等でもよく、またこれらを組み合わせた多層膜で
もよい。また、半導体基板としてはｐ型を用いたが、ｎ
型を用いてもよいのは勿論である。
なく、その要旨を逸脱しない範囲で、種々賢形して実施
することができる。例えば、前記ＣＶＤ法によるイオン
注入用マスク材料膜は、前記第６図（ｄ）に示す形状に
形成される膜であればシリコン酸化膜、ＰＳＧ（リン・
シリケート・ガラス）膜、多結晶シリコン膜、アルミニ
ウム膜等でもよく、またこれらを組み合わせた多層膜で
もよい。また、半導体基板としてはｐ型を用いたが、ｎ
型を用いてもよいのは勿論である。
ただしこの場合、前記第１および第２の不純物を変える
必要がある。つまり、第１の不純物は半導体基板と同導
電型を作るもので、第２の不純物は半導体基板と逆導電
型を作るもので、かつ第２の不純物のイオン注入量が第
１の不純物のイオン注入量より少ないものであればより
０また、ＭＯＳ ）ランゾスタに限らず、Ｃ−ＭＯＳそ
の他の半導体装置に適用できるのも勿論のことである。
必要がある。つまり、第１の不純物は半導体基板と同導
電型を作るもので、第２の不純物は半導体基板と逆導電
型を作るもので、かつ第２の不純物のイオン注入量が第
１の不純物のイオン注入量より少ないものであればより
０また、ＭＯＳ ）ランゾスタに限らず、Ｃ−ＭＯＳそ
の他の半導体装置に適用できるのも勿論のことである。
また、前記第６図ｉｆ）に示した第２の不純物のイオン
注入工程を、同図（ｃ）に示す状態のときに行うことも
可能である。
注入工程を、同図（ｃ）に示す状態のときに行うことも
可能である。
第１図（ａ）〜（ｄ）は従来の選択酸化法を用いた９−
ＭＯＳ）ランゾスタ製造工程を示す断面図、紀２図は従
来法により得られたトランジスタのしきい値電圧のチャ
ネル幅依存性を示す特性図、第３図は従来法による酸化
膜シリコンとの界面における不純物分布を示す特性図、
第４図は本発明による酸化膜とシリコンとの界面におけ
る不純物分布を示す特性図、第５図は本発明により得ら
れるトランジスタのしきい値電圧のチャネル幅依存性を
示す特性図、第６図（＆）〜（ｇ）は本発明の一実施例
に係わるＭＯＳ ｌ−ランゾスタ製造工程を示す断面図
である。 １１・・・ｐ型シリコン基板（半導体基板）、１２・・
・酸化膜、１３・・・窒化シリコン膜（耐酸化性波［）
、１４・・・フォトレジスト、１５・・・酸化膜（イオ
ン注入用マスク材料膜）、７７・・・ポロンイオン注入
層、１８・・・砒素イオン注入層、１９・・・フィール
ド酸化膜。 出願人代理人 弁理士 鈴 江 武 彦１０− 第５図 １ ・ ＼ ＼ 異 ＼ 重ご・ ゝ・ ＼、 −−〜 Ｔ 第６ＦｊＡ 第６図 ＪＪＪＩＮｌｌｌｌｉ
来法により得られたトランジスタのしきい値電圧のチャ
ネル幅依存性を示す特性図、第３図は従来法による酸化
膜シリコンとの界面における不純物分布を示す特性図、
第４図は本発明による酸化膜とシリコンとの界面におけ
る不純物分布を示す特性図、第５図は本発明により得ら
れるトランジスタのしきい値電圧のチャネル幅依存性を
示す特性図、第６図（＆）〜（ｇ）は本発明の一実施例
に係わるＭＯＳ ｌ−ランゾスタ製造工程を示す断面図
である。 １１・・・ｐ型シリコン基板（半導体基板）、１２・・
・酸化膜、１３・・・窒化シリコン膜（耐酸化性波［）
、１４・・・フォトレジスト、１５・・・酸化膜（イオ
ン注入用マスク材料膜）、７７・・・ポロンイオン注入
層、１８・・・砒素イオン注入層、１９・・・フィール
ド酸化膜。 出願人代理人 弁理士 鈴 江 武 彦１０− 第５図 １ ・ ＼ ＼ 異 ＼ 重ご・ ゝ・ ＼、 −−〜 Ｔ 第６ＦｊＡ 第６図 ＪＪＪＩＮｌｌｌｌｉ
Claims (2)
- （１）耐酸化性被膜をマスクとして用い半導体基板上に
選択的に熱酸化層を形成する工程を含む半導体装置の製
造方法において、上記半導体基板上に耐酸化性被膜を選
択的に形成したのち、上記半導体基板および耐酸化性被
膜上の全面にイオン注入用マスク材料膜を堆積し、次い
で上記イオン注入用マスク材料膜全全面エツチングし該
材料膜を上記耐酸化性被膜の段差側面部にのみ残存せし
め、次いで上記イオン注入用マスク材料膜をマスクとし
て前記半導体基板と同導電型を作る第１の不純物を上記
半導体基板にイオン注入し、次いで＃記イオン注入用マ
スク材料膜を除去し、次いで前記半導体基板と逆導電型
を作る第２の不純物を前記第１の不純物より少ない注入
量で上記半導体基板にイオン注入し、しかるのち前記半
導体基板の前記耐酸化性被膜で覆われていない部分に熱
酸化層を形成することを特徴とする半導体装置の製造方
法。 - （２）紬記イオン注入用マスク材料膜を前記酸化性被膜
の段差側面部のみに残存せしめる工程として、異方性ド
ライエツチング法を用いたことを特徴とする特許請求の
範囲第１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7242782A JPS58190060A (ja) | 1982-04-28 | 1982-04-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7242782A JPS58190060A (ja) | 1982-04-28 | 1982-04-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58190060A true JPS58190060A (ja) | 1983-11-05 |
Family
ID=13488976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7242782A Pending JPS58190060A (ja) | 1982-04-28 | 1982-04-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58190060A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61130061A (ja) * | 1984-11-29 | 1986-06-17 | Pentel Kk | サ−マルヘツドの製造方法 |
| US4753479A (en) * | 1984-10-11 | 1988-06-28 | Mitsubishi Motor Corp. | Thigh support device in a seat for vehicles |
-
1982
- 1982-04-28 JP JP7242782A patent/JPS58190060A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4753479A (en) * | 1984-10-11 | 1988-06-28 | Mitsubishi Motor Corp. | Thigh support device in a seat for vehicles |
| JPS61130061A (ja) * | 1984-11-29 | 1986-06-17 | Pentel Kk | サ−マルヘツドの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5661335A (en) | Semicondutor having selectively enhanced field oxide areas and method for producing same | |
| US5766823A (en) | Method of manufacturing semiconductor devices | |
| US6541823B1 (en) | Semiconductor device including multiple field effect transistors and manufacturing method thereof | |
| JP2000049222A (ja) | 半導体装置の製造方法及び半導体装置 | |
| US6492218B1 (en) | Use of a hard mask in the manufacture of a semiconductor device | |
| US20020151143A1 (en) | Method of manufacturing semiconductor device | |
| JP2005026586A (ja) | 半導体装置及びその製造方法 | |
| JP4093855B2 (ja) | 半導体素子の製造方法 | |
| US20080079083A1 (en) | Semiconductor device and a method of manufacture therefor | |
| KR101054320B1 (ko) | 반도체 장치의 제조 방법 | |
| JPS58190060A (ja) | 半導体装置の製造方法 | |
| JP2008021935A (ja) | 電子デバイス及びその製造方法 | |
| KR100289808B1 (ko) | 모스 트랜지스터 제조방법 | |
| US6924217B2 (en) | Method of forming trench in semiconductor device | |
| JP2004349627A (ja) | 半導体装置の製造方法 | |
| JP2950101B2 (ja) | 半導体装置の製造方法 | |
| US7033932B2 (en) | Method for fabricating a semiconductor device having salicide | |
| JPH11233617A (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR100670401B1 (ko) | 반도체 소자의 게이트 산화막 형성 방법 | |
| JPH0621369A (ja) | Ｍｏｓ集積回路の製造方法 | |
| KR100613373B1 (ko) | 모스 트랜지스터의 제조 방법 | |
| JP2006024605A (ja) | 半導体集積回路装置の製造方法 | |
| JPS63241965A (ja) | 絶縁ゲ−ト型電界効果トランジスタおよびその製造方法 | |
| JP2000340644A (ja) | 半導体装置の製造方法 | |
| JPH11312806A (ja) | 半導体装置の製造方法 |