JPS58187021A - デジタル−アナログ変換装置 - Google Patents
デジタル−アナログ変換装置Info
- Publication number
- JPS58187021A JPS58187021A JP7080182A JP7080182A JPS58187021A JP S58187021 A JPS58187021 A JP S58187021A JP 7080182 A JP7080182 A JP 7080182A JP 7080182 A JP7080182 A JP 7080182A JP S58187021 A JPS58187021 A JP S58187021A
- Authority
- JP
- Japan
- Prior art keywords
- digital signal
- analog
- output
- digital
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/82—Digital/analogue converters with intermediate conversion to time interval
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は中央演算処理装置などのデジタル出力をデジ
タル−アナログ変換（以下Ｄ／Ａ変換と呼ぶ）する際に
出力回路のデジタル出力＋１ｊを少なくしてしか吃十分
にリニアなアナログ信号が得られ、かつ中央演算処理装
置のソフトウェアに負担を与えることのないＤ／Ａ変換
装置を提供することにある。
タル−アナログ変換（以下Ｄ／Ａ変換と呼ぶ）する際に
出力回路のデジタル出力＋１ｊを少なくしてしか吃十分
にリニアなアナログ信号が得られ、かつ中央演算処理装
置のソフトウェアに負担を与えることのないＤ／Ａ変換
装置を提供することにある。
通常、デジタル出力を用いてリニアなアナログ量の出力
を得る九めにはデジタル出力に多くの出力線が必要とな
る。このため、アナログ出力として例えばＯ〜１００ま
での１０１段階の出力にデジタル信号を変換する几めに
は、少なくと龜７本のデジタル出力線が必要となる。よ
って、このような場合には、上記出力線によって中央演
算処理装置などのボート数が増大するとともに基板に実
装し几場合、複雑なパターンが必要となり小型化できな
い。を次、このデジタル出力に接続する抵抗（第１図参
照）値のバラツキによる精度誤差がそのまｉＤ／Ａ変換
機能の精度となってしまうという不都合がある。
を得る九めにはデジタル出力に多くの出力線が必要とな
る。このため、アナログ出力として例えばＯ〜１００ま
での１０１段階の出力にデジタル信号を変換する几めに
は、少なくと龜７本のデジタル出力線が必要となる。よ
って、このような場合には、上記出力線によって中央演
算処理装置などのボート数が増大するとともに基板に実
装し几場合、複雑なパターンが必要となり小型化できな
い。を次、このデジタル出力に接続する抵抗（第１図参
照）値のバラツキによる精度誤差がそのまｉＤ／Ａ変換
機能の精度となってしまうという不都合がある。
また、第２図のように応答の非常に違いアナログ装置（
例えばアナログメーター）においては、１本のデジタル
出力線を適当な時定数をもった単安定マルチバイブレー
タ−に接続し、その出力に前述のアナログ装置を接続し
、デジタル出力の周波数を変動させることでアナログ出
力を変動させ、アナログ装置を駆動している。これは、
周波数の変動量がアナログ出力の変動量となる交め常に
デジタル信号がある周波数で出力されねばならず、前述
のＤ／Ａ変換のように、アナログ出力をそれまでのアナ
ログ値から変化させたい時のみデジタル信号を出力する
というわけにはいかず、例えば、中央演算処理装置によ
って行なうにはソフトウェアに多大な負担をかけること
になる。
例えばアナログメーター）においては、１本のデジタル
出力線を適当な時定数をもった単安定マルチバイブレー
タ−に接続し、その出力に前述のアナログ装置を接続し
、デジタル出力の周波数を変動させることでアナログ出
力を変動させ、アナログ装置を駆動している。これは、
周波数の変動量がアナログ出力の変動量となる交め常に
デジタル信号がある周波数で出力されねばならず、前述
のＤ／Ａ変換のように、アナログ出力をそれまでのアナ
ログ値から変化させたい時のみデジタル信号を出力する
というわけにはいかず、例えば、中央演算処理装置によ
って行なうにはソフトウェアに多大な負担をかけること
になる。
第１図（ａ）、第１図山）および第２図は従来例のＤ／
Ａ変換装置を示すもので、第１図（ａ）ｆｉ重み付は抵
抗型の場合で複数の出力線ｌを設けたデジタル出力回路
２の各出力線ｌそれぞれに、２のべ自乗の重みを付けた
抵抗３１に接続し、この各部位の抵抗の出力をオペアン
プ４で加算してアナログ出力６を得るようにしである。
Ａ変換装置を示すもので、第１図（ａ）ｆｉ重み付は抵
抗型の場合で複数の出力線ｌを設けたデジタル出力回路
２の各出力線ｌそれぞれに、２のべ自乗の重みを付けた
抵抗３１に接続し、この各部位の抵抗の出力をオペアン
プ４で加算してアナログ出力６を得るようにしである。
＠１図中）はＲ−２Ｒラダー抵抗型の場合で、複数の出
力線１を設けたデ抵抗７をそれぞれ接続し、その出力を
オペアンプ４に入力してアナログ出力Ｓを得るようにし
である。
力線１を設けたデ抵抗７をそれぞれ接続し、その出力を
オペアンプ４に入力してアナログ出力Ｓを得るようにし
である。
よって、このように多数の出力線ｌとこれに接続する抵
抗３・６・７で重み付けをしたり和をとるなどしてアナ
ログ出力に変換することは、回路構成が複雑である九め
小型化が睡しく、また変換精度が不十分である。
抗３・６・７で重み付けをしたり和をとるなどしてアナ
ログ出力に変換することは、回路構成が複雑である九め
小型化が睡しく、また変換精度が不十分である。
ま次第２図は、単安定マルチバイブレータ−を使用し比
例で、デジタル出力回路８の１本の出力線９を適当な時
定数をもつ次単安定マルチバイブレータ−１Ｏの入力に
接続し、単安定マルチバイブレータ−１Ｏの出力をアナ
ログメーター１１に接続し、アナログメーター１１の持
つ積分効果を利用してデジタル出力線９の周波数を変動
することにより、アナログ出力を得ている。よって、周
波数の変動量がアナログ出力の変動量となるため、一定
のアナログ出力を出力するときでも常にある周波数でデ
ジタル出力を出し続けなくてはならない。このため、例
えば中央演算処理装置でＤ／Ａ変換を行なうためには、
ソフトウェアに多大な負担を与えることになる。
例で、デジタル出力回路８の１本の出力線９を適当な時
定数をもつ次単安定マルチバイブレータ−１Ｏの入力に
接続し、単安定マルチバイブレータ−１Ｏの出力をアナ
ログメーター１１に接続し、アナログメーター１１の持
つ積分効果を利用してデジタル出力線９の周波数を変動
することにより、アナログ出力を得ている。よって、周
波数の変動量がアナログ出力の変動量となるため、一定
のアナログ出力を出力するときでも常にある周波数でデ
ジタル出力を出し続けなくてはならない。このため、例
えば中央演算処理装置でＤ／Ａ変換を行なうためには、
ソフトウェアに多大な負担を与えることになる。
この発明は、このような従来例に鑑みてなされ、その特
徴は、簡単な回路構成でさらには、デジタル回路に多大
な負担をかけることなく、リニアなり／Ａ変換ができる
ようにしたことにある。
徴は、簡単な回路構成でさらには、デジタル回路に多大
な負担をかけることなく、リニアなり／Ａ変換ができる
ようにしたことにある。
次に、この発明を図面に基づいて説明する。
第３図は、Ｄ／Ａ変換装置の一実施例を示すもので、入
力端子Ａには、中央演算処理装置などからの１周期あ九
りのハイレベルとロウレペルノ比（以下デユーティ比と
呼Ｊ：）が変動するデジタル信号が、また入力端子Ｂに
は、後述するコンデンサ１４に充電された電荷を放電す
る九めのリセット信号がそれぞれ印加される。そして、
上記デジタル信号は、ダイオード１２を経てオペアンプ
１３の非反転入力側に入力され、さらにはコンデンサ１
４とアナログスイッチＩｓとが図示するように並列に接
続しである。また、前記リセット信号はアナログスイッ
チ１６の制御部に人力させている。
力端子Ａには、中央演算処理装置などからの１周期あ九
りのハイレベルとロウレペルノ比（以下デユーティ比と
呼Ｊ：）が変動するデジタル信号が、また入力端子Ｂに
は、後述するコンデンサ１４に充電された電荷を放電す
る九めのリセット信号がそれぞれ印加される。そして、
上記デジタル信号は、ダイオード１２を経てオペアンプ
１３の非反転入力側に入力され、さらにはコンデンサ１
４とアナログスイッチＩｓとが図示するように並列に接
続しである。また、前記リセット信号はアナログスイッ
チ１６の制御部に人力させている。
Ｃｕアナログ出力端子である。
上記回路において、入力熾子Ａに入力されるデジタル信
号がハイレベルのとき、ダイオード１２を経て、コンデ
ンサ１４により積分される。デジタル信号がロウレベル
のときは、ダイオード１２はオフの九め、コンデンサ１
４の電位はそのまま保持されることになる。一方、アナ
ログスイッチ１６にリセット信号Ｂが入力されると、そ
の都度アナログスイッチ１６Ｆｉ導通し、コンデンサ１
４に充電されている電荷を放電し、その電位を０とする
。
号がハイレベルのとき、ダイオード１２を経て、コンデ
ンサ１４により積分される。デジタル信号がロウレベル
のときは、ダイオード１２はオフの九め、コンデンサ１
４の電位はそのまま保持されることになる。一方、アナ
ログスイッチ１６にリセット信号Ｂが入力されると、そ
の都度アナログスイッチ１６Ｆｉ導通し、コンデンサ１
４に充電されている電荷を放電し、その電位を０とする
。
よって、オペアンプ１３に入力される電位はデジタル信
号がハイレベルの時にコンデンサ１４に充電された電位
と等しく、シたがってデジタル信号のデユーティ比に比
例する。
号がハイレベルの時にコンデンサ１４に充電された電位
と等しく、シたがってデジタル信号のデユーティ比に比
例する。
し次がって、アナログ出力端子Ｃ点で得られるアナログ
出力電圧（Ｖｃ）は次式の関係にある。
出力電圧（Ｖｃ）は次式の関係にある。
ここでｌ′Ｃ″はコンデンサ１４のキャパシタンスでご
５ｉｄｔ ”はリセット信号によるリセット区間におけ
る始めのリセットから次のリセットまでの区間において
、デジタル信号がハイレベル時のデジタル信号の出力電
流の積分値、即ち前述のリセット区間において、デジタ
ル信号がコンデンサー４に充電し九電荷量である。
５ｉｄｔ ”はリセット信号によるリセット区間におけ
る始めのリセットから次のリセットまでの区間において
、デジタル信号がハイレベル時のデジタル信号の出力電
流の積分値、即ち前述のリセット区間において、デジタ
ル信号がコンデンサー４に充電し九電荷量である。
し九がって、いまデジタル出力電流が定電流であるとし
、これを（。ｕｔ ％デジタル信号がハイレベルの時間
をｔｈｉｇｈ とすれば、前記（］）式は１ ・ ｖｃ＝＝Ｌ。ｕｔ−ｔｈｉｇｌｌ・・・・・・・・・・
・・（２）となり、Ｃｅ ＬＯｕｊ は定数であるか
ら、アナログ出力電圧ＶＣはｊｈｉｇｈ 、即ちデユー
ティ比に比例することがわかる。第４図にデユーティ比
を変動させた時のデジタル信号とアナログ出力゛亀圧の
関係を示す。したがって、デジタル信号のデューテ化き
せることかできる。即ち、アナログ出力電圧も前述の精
度で変動させ、リニアな出力が得られる。
、これを（。ｕｔ ％デジタル信号がハイレベルの時間
をｔｈｉｇｈ とすれば、前記（］）式は１ ・ ｖｃ＝＝Ｌ。ｕｔ−ｔｈｉｇｌｌ・・・・・・・・・・
・・（２）となり、Ｃｅ ＬＯｕｊ は定数であるか
ら、アナログ出力電圧ＶＣはｊｈｉｇｈ 、即ちデユー
ティ比に比例することがわかる。第４図にデユーティ比
を変動させた時のデジタル信号とアナログ出力゛亀圧の
関係を示す。したがって、デジタル信号のデューテ化き
せることかできる。即ち、アナログ出力電圧も前述の精
度で変動させ、リニアな出力が得られる。
なお、リセット時のアナログ出力電圧の低下は、一般の
アナログ装置においては実用上問題とならない。
アナログ装置においては実用上問題とならない。
このようにして、この発明によれば、極めて簡単な回路
構成でデジタル信号からリニアなアナログ信号が適切に
得られる。しかも、従来例のような多数の出力線や抵抗
の組合せを必要としないためＤ／入変換の小型化と精度
向上とに大きく貢献できる。ｔａ、デジタル回路（特に
中央演算処理装置のソフトウェア）に多大な負担をかけ
ることもない。
構成でデジタル信号からリニアなアナログ信号が適切に
得られる。しかも、従来例のような多数の出力線や抵抗
の組合せを必要としないためＤ／入変換の小型化と精度
向上とに大きく貢献できる。ｔａ、デジタル回路（特に
中央演算処理装置のソフトウェア）に多大な負担をかけ
ることもない。
第１図（ａ）・（ｂ）はそれぞれ重み付は抵抗型と、Ｒ
−２Ｒラダー抵抗型で示す従来例のＤ／Ａ変換装置の回
路図、第２図は単安定マルチバイブレータ−を使つ九従
来例のＤ／Ａ変換装置の回路図、第３図はこの発明の一
実施例を示すＤ／Ａ変換装置の回路図、第４図は第３図
で示す回路図の電圧タイミンダチャートである。 Ａ・・・・・・デジタル信号入力端子、Ｂ・・・・・・
リセット信号入力端子、Ｃ・・・・・・アナログ出力抱
子、！２・・・・・・ダイオード、１Ｂ・・・・・・オ
ペアンプ、１番・・・・・・コンデンサ、１５・・・・
・・アナログスイッチ。 第３図 第４図 （ｍｌｌＮ
−２Ｒラダー抵抗型で示す従来例のＤ／Ａ変換装置の回
路図、第２図は単安定マルチバイブレータ−を使つ九従
来例のＤ／Ａ変換装置の回路図、第３図はこの発明の一
実施例を示すＤ／Ａ変換装置の回路図、第４図は第３図
で示す回路図の電圧タイミンダチャートである。 Ａ・・・・・・デジタル信号入力端子、Ｂ・・・・・・
リセット信号入力端子、Ｃ・・・・・・アナログ出力抱
子、！２・・・・・・ダイオード、１Ｂ・・・・・・オ
ペアンプ、１番・・・・・・コンデンサ、１５・・・・
・・アナログスイッチ。 第３図 第４図 （ｍｌｌＮ
Claims (1)
- デジタル信号をアナログ信号に変換するデジタル−アナ
ログ変換器において、デジタル信号の１周期あ九りのハ
イレベルとロウレベルの比を変動させる手段と前記デジ
タル信号を積分する手段と前記積分値をリセットする手
段と前記積分値を保持する手段とを備えて構成したこと
を特徴とするデジタル−アナログ変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7080182A JPS58187021A (ja) | 1982-04-27 | 1982-04-27 | デジタル−アナログ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7080182A JPS58187021A (ja) | 1982-04-27 | 1982-04-27 | デジタル−アナログ変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58187021A true JPS58187021A (ja) | 1983-11-01 |
Family
ID=13442008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7080182A Pending JPS58187021A (ja) | 1982-04-27 | 1982-04-27 | デジタル−アナログ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58187021A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55132125A (en) * | 1979-03-30 | 1980-10-14 | Mitsubishi Electric Corp | Digital-to-analog converter |
-
1982
- 1982-04-27 JP JP7080182A patent/JPS58187021A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55132125A (en) * | 1979-03-30 | 1980-10-14 | Mitsubishi Electric Corp | Digital-to-analog converter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0146355A2 (en) | Logarithmically linearly controlled variable gain amplifier | |
| EP0289081B1 (en) | Digital-to-analog converter | |
| JPS6159569B2 (ja) | ||
| JP2000036748A5 (ja) | ||
| JP2837726B2 (ja) | ディジタル・アナログ変換器 | |
| CA2039697A1 (en) | Digital-to-analog converter | |
| US5220219A (en) | Electronically controlled variable gain amplifier | |
| JPS58187021A (ja) | デジタル−アナログ変換装置 | |
| JPH0232814B2 (ja) | ||
| US3810157A (en) | Bipolar digital-to-analog converter | |
| JPH07193507A (ja) | 直流信号測定用ａ／ｄ変換器 | |
| JP3189077B2 (ja) | Σδａｄ変換器 | |
| JPS6442924A (en) | Digital/analog converter | |
| JP2626352B2 (ja) | Ａ／ｄ変換装置 | |
| JP2576222B2 (ja) | ディジタルーアナログ変換器 | |
| JPH0578214B2 (ja) | ||
| JPS60217732A (ja) | Ｄ／ａコンバ−タ装置 | |
| JPS6028036B2 (ja) | 積分回路 | |
| JPH0514201A (ja) | Ａ／ｄ変換装置 | |
| JPS5817728A (ja) | 複合型アナログ・デイジタル変換器 | |
| JPS5860821A (ja) | デジタル−アナログ変換出力装置 | |
| JPH06252757A (ja) | ディジタル・アナログ変換装置 | |
| JPS6017257B2 (ja) | ステップ発生器 | |
| SU1423918A1 (ru) | Цифровой фотометр | |
| SU454689A1 (ru) | Умножитель крутизны преобразовател аналог-частота |