JPS5818681A - フルドット形グラフィック・ディスプレイ装置 - Google Patents
フルドット形グラフィック・ディスプレイ装置Info
- Publication number
- JPS5818681A JPS5818681A JP56117983A JP11798381A JPS5818681A JP S5818681 A JPS5818681 A JP S5818681A JP 56117983 A JP56117983 A JP 56117983A JP 11798381 A JP11798381 A JP 11798381A JP S5818681 A JPS5818681 A JP S5818681A
- Authority
- JP
- Japan
- Prior art keywords
- display
- pixels
- video
- pixel
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、フルドツト形のグラフィ、！・ディスプＶイ
メグの改嵐に関するものｅある。さらに詳しくは、ディ
スプレイ両画の全画素数よ勤多い画素から１−為画像を
表示するとき、原画像會表示−〇画素数に合わせて縮小
表示することと、ＭＩＩ僚を等倍率で表示することがど
ちらでも行え為ようにした、フルドＦ）＊０グツフィ、
り・ディスプレイ俟置に関するもＯである・ 文書中間面等（以下ド命、メントという）を計算機で処
理するシステムとして、７アクシＲ讐壜九社それと同等
ｔｉｌｌ置を端末機として用い、±れを通じて計算機に
ドｄＰ＆メントＯ入出力を行うようにしえもＯがあゐ。
メグの改嵐に関するものｅある。さらに詳しくは、ディ
スプレイ両画の全画素数よ勤多い画素から１−為画像を
表示するとき、原画像會表示−〇画素数に合わせて縮小
表示することと、ＭＩＩ僚を等倍率で表示することがど
ちらでも行え為ようにした、フルドＦ）＊０グツフィ、
り・ディスプレイ俟置に関するもＯである・ 文書中間面等（以下ド命、メントという）を計算機で処
理するシステムとして、７アクシＲ讐壜九社それと同等
ｔｉｌｌ置を端末機として用い、±れを通じて計算機に
ドｄＰ＆メントＯ入出力を行うようにしえもＯがあゐ。
このようなシステムＫかいては、ドキ、メントの内容を
表わす情報は、計算機の内容ではビデオ信漫Ｏ形に−ａ
れ、記憶メグに配憶１れゐ。記憶俟置の内容性、必１１
に応じてグラフィ、り・ディスプレイ偏置に表示され、
オペレータがド會、メン）ｏＷＩｋｊを見るととかで１
為ようにして−る。グラフィ、／・ディスプＶイメグと
しては、フルドツト形のもＯが用いられ、微小な画素Ｏ
集オ）からなるドキ島メｙ卜ＯＩＩを、志１１に表示で
■ゐようになりている０ＣＩＩＴを用いたζｏｓｗｏグ
ッフイＶ／−ディスプレイ値置の−装ＩＩＷの画素は、
横方向の一走査幽ｐの１０２４個が現在ｅ１ＭＩ的な限
度である。これに対して、ドキ轟メント入カ端末として
、Ｇ肩紐の７アクＶ（す・リーグを用い九とき、ビデオ
信号の画素は、横方向の一滝査蟲１１２０４８儒になる
ので、このビデオ信号をＣＲＴグッフイッタ・ディスプ
レイ装置に与えると、ド命、メント像の−ＩＩ （１／
４程度）しか表示１れない。したがりて、映俸０ＩＩｓ
轡度は高いが、ドｄＰ１メントの全貌は見ることがで自
１にい。
表わす情報は、計算機の内容ではビデオ信漫Ｏ形に−ａ
れ、記憶メグに配憶１れゐ。記憶俟置の内容性、必１１
に応じてグラフィ、り・ディスプレイ偏置に表示され、
オペレータがド會、メン）ｏＷＩｋｊを見るととかで１
為ようにして−る。グラフィ、／・ディスプＶイメグと
しては、フルドツト形のもＯが用いられ、微小な画素Ｏ
集オ）からなるドキ島メｙ卜ＯＩＩを、志１１に表示で
■ゐようになりている０ＣＩＩＴを用いたζｏｓｗｏグ
ッフイＶ／−ディスプレイ値置の−装ＩＩＷの画素は、
横方向の一走査幽ｐの１０２４個が現在ｅ１ＭＩ的な限
度である。これに対して、ドキ轟メント入カ端末として
、Ｇ肩紐の７アクＶ（す・リーグを用い九とき、ビデオ
信号の画素は、横方向の一滝査蟲１１２０４８儒になる
ので、このビデオ信号をＣＲＴグッフイッタ・ディスプ
レイ装置に与えると、ド命、メント像の−ＩＩ （１／
４程度）しか表示１れない。したがりて、映俸０ＩＩｓ
轡度は高いが、ドｄＰ１メントの全貌は見ることがで自
１にい。
本実８０＠的は、ドキュメントの一部の１書な映像と、
ドキ、メｙトの金暁の櫃観的な映像のどちらでも表示で
自るグラフィ、り・ディスプレイ装置を提供することＫ
ある。
ドキ、メｙトの金暁の櫃観的な映像のどちらでも表示で
自るグラフィ、り・ディスプレイ装置を提供することＫ
ある。
本実−は、す７し、シ、メ毫すを２ｉＡ統設け、一方の
９７ｖｙ Ｖ＆メモ９には、表示器の画素数に会わせて
画素削減部層をしたビデオ信号を書込み嘔他方の９７レ
ツシーメ篭りに＃ｉ、そのような処理をし′＆いビデオ
信号を書込み、これらリレッシ、メ峰りの内容を、オペ
レータの指走に応じて切換えて表示するようＫしたもの
である＠以下、図ＩＮＫよって、本発明を詳細ＩＫＩＩ
＠すゐ。
９７ｖｙ Ｖ＆メモ９には、表示器の画素数に会わせて
画素削減部層をしたビデオ信号を書込み嘔他方の９７レ
ツシーメ篭りに＃ｉ、そのような処理をし′＆いビデオ
信号を書込み、これらリレッシ、メ峰りの内容を、オペ
レータの指走に応じて切換えて表示するようＫしたもの
である＠以下、図ＩＮＫよって、本発明を詳細ＩＫＩＩ
＠すゐ。
第１Ｅは、本発明のグラフィツタ・ディスプレイ装置が
組合わされるドキュメント処理システムＯ概念的構威図
である。第１図において、１はメインプロセ、ｔ％意は
メインメモリ、基はディスプレイ制御回路、４は補助記
憶制御回路、Ｓはド午島メント入出力制御回路、６はビ
デオプロ七、１である。これらはデータバス７によりて
、相互に接続されて、１つのシステムを構成している。
組合わされるドキュメント処理システムＯ概念的構威図
である。第１図において、１はメインプロセ、ｔ％意は
メインメモリ、基はディスプレイ制御回路、４は補助記
憶制御回路、Ｓはド午島メント入出力制御回路、６はビ
デオプロ七、１である。これらはデータバス７によりて
、相互に接続されて、１つのシステムを構成している。
このシステムは、メインメモリ、？１によって管制慣れ
る０ディスプレイ制御ｇ１１１１３は、ＣＲＴ等による
グラフィ、り・ディスプレイ装置３１を配下に持ち、そ
れを制御する。補助記憶制御回路４は、磁気ディスク装
置４１を配下に持ち、それを制御する。ドキュメント入
出力制御回路Ｓは、ドｄＰｈメント入力装置５１とド會
１メント出力装置５２を配下に持ち、それらを制御する
。ド命、メント入力装置５１は、７アクシ４曹・リーダ
ｔたはそれと同等の装置であって、それにかけられたド
キ暴メント上の記事の像を、微小な画素の集まりからな
ゐビデオ信号に変換して、ド命、メント入出力制御回路
５に与えるものである。ドキュメント出力羨置５２は、
フアクタｔ９・プリンタを九はそれと同等の装置であり
て、ドｄＰ、メント入出力制御回路藻から与えド命島メ
ｙト入力装置５１から、その制御回路５を鏝で入力され
えドキュメントのビデオ信号は１−１．メインメ峰り２
のバッファ領域に格納され丸後、ビデオプロ七、ｔ４に
よりて圧縮躯聰峙が論１れ、補助配憶制御回路４を通じ
て磁気ディスク装置４１に記憶される。磁気ディスク羨
置４１Ｋｍ！！健１れたビデ第１層は、必要に応じて適
宜読出され、ビデオプロ七、す６による伸張処理のうえ
、ダツツィ、り・ディスプレイ装置３１またはドキ暴メ
ント出力出力５２に出力されて、それぞれディスプｖイ
１または書出しが行われる。グラフィツタ・ディスプレ
イ装ｆＩ１３１としては、高分解能のフルドツト形のも
のが用いられ、微小な画素の集合で番るド中１メントの
記事ｏｗｅを、忠実に表示で自るようＫなりている。
る０ディスプレイ制御ｇ１１１１３は、ＣＲＴ等による
グラフィ、り・ディスプレイ装置３１を配下に持ち、そ
れを制御する。補助記憶制御回路４は、磁気ディスク装
置４１を配下に持ち、それを制御する。ドキュメント入
出力制御回路Ｓは、ドｄＰｈメント入力装置５１とド會
１メント出力装置５２を配下に持ち、それらを制御する
。ド命、メント入力装置５１は、７アクシ４曹・リーダ
ｔたはそれと同等の装置であって、それにかけられたド
キ暴メント上の記事の像を、微小な画素の集まりからな
ゐビデオ信号に変換して、ド命、メント入出力制御回路
５に与えるものである。ドキュメント出力羨置５２は、
フアクタｔ９・プリンタを九はそれと同等の装置であり
て、ドｄＰ、メント入出力制御回路藻から与えド命島メ
ｙト入力装置５１から、その制御回路５を鏝で入力され
えドキュメントのビデオ信号は１−１．メインメ峰り２
のバッファ領域に格納され丸後、ビデオプロ七、ｔ４に
よりて圧縮躯聰峙が論１れ、補助配憶制御回路４を通じ
て磁気ディスク装置４１に記憶される。磁気ディスク羨
置４１Ｋｍ！！健１れたビデ第１層は、必要に応じて適
宜読出され、ビデオプロ七、す６による伸張処理のうえ
、ダツツィ、り・ディスプレイ装置３１またはドキ暴メ
ント出力出力５２に出力されて、それぞれディスプｖイ
１または書出しが行われる。グラフィツタ・ディスプレ
イ装ｆＩ１３１としては、高分解能のフルドツト形のも
のが用いられ、微小な画素の集合で番るド中１メントの
記事ｏｗｅを、忠実に表示で自るようＫなりている。
画素が微小なだけビデオ信号の量は厖大１＆るので、そ
れを処理す為ビデオプロ七、すは、高速なものが用いら
れ、グラフィ、り・ディスプレイ劃１１の表示の即時性
を確保するようになってい為。
れを処理す為ビデオプロ七、すは、高速なものが用いら
れ、グラフィ、り・ディスプレイ劃１１の表示の即時性
を確保するようになってい為。
磁気ディスク装置４１には、ビデオ信号の他に、コード
信号からなる各種のデータやプロダラムが記憶され、必
要に応じてメインメモリ！に読出されて、メインプロ七
、す１によりて使用される。
信号からなる各種のデータやプロダラムが記憶され、必
要に応じてメインメモリ！に読出されて、メインプロ七
、す１によりて使用される。
ｔえ、グラフィツタ・ディスプレイ装置３１も、ド命−
メントの記事の画像ばＴｈｅでなく、メインメモリ、す
１のデータ処理結果をグラフィツタ表示できるようＫな
っている。グラフィＶり・ディスプレイ装置３１には、
中−ボードが付属して＆）、その操作によってオペレー
タが種々の指令をシステムに与えることができるように
なりている＠これらに関しては、通常の計算機システム
と共通である。
メントの記事の画像ばＴｈｅでなく、メインメモリ、す
１のデータ処理結果をグラフィツタ表示できるようＫな
っている。グラフィＶり・ディスプレイ装置３１には、
中−ボードが付属して＆）、その操作によってオペレー
タが種々の指令をシステムに与えることができるように
なりている＠これらに関しては、通常の計算機システム
と共通である。
こＯようなシステムにおいて、グラフィ、り・ディスプ
レイ装置３１として用いられるのが、本発明の装置であ
って、その実施例を第２図に示す。
レイ装置３１として用いられるのが、本発明の装置であ
って、その実施例を第２図に示す。
嬉２図において、３１１はコントローラ、３１２ハ大小
切換闘絡、３１３．３１４はり７し、シュメモリ、３１
５は画素削減１１１＆、 ３１６はパラレル／シリア
ル変換器、３１７はＣＲＴ等からなる表示器である。
切換闘絡、３１３．３１４はり７し、シュメモリ、３１
５は画素削減１１１＆、 ３１６はパラレル／シリア
ル変換器、３１７はＣＲＴ等からなる表示器である。
す７レツシ、メ毫９３１３ Ｋは、画素削減回路３１５
によｐ％表示９３１７に合わせて画素を削減したビデオ
信号が記憶され、リフレッシ、メ令す３１４には、画素
削減されないビデオ信号が記憶される。これらのり７Ｖ
ｙシ、メモリ３１３．３１４は、大小切換回路３１２に
出力信号によって、どちらか一方が出力可能状態にされ
て、コントロー２３１１０制御のもとＫｖ！憶内容を出
力し、パラレル／シリアル変換ＩＩ ３１６を通じて表
示器３１７に与える０１にお、コントローラ３１１と大
小切換回路３１２には、午−ボードｉ１（回路）を通じ
てオペレータの操作儒噌が与えられる〇 画素削減回路３１５は一種のプレセッサでありて、ビデ
オ信号を構成する画素の明暗に対応したドＶト・パター
ンを、例えば、隣シ合う４ドツトずつ調べて、これら４
つのドツトをそれらの明暗Ｏ親会わせに応じて、明また
社暗の１ドツトで代表１せることを行う。これによって
、ドキ、メントＯ像を表わす画素の数はたてよこそれぞ
れ半分Ｋ。
によｐ％表示９３１７に合わせて画素を削減したビデオ
信号が記憶され、リフレッシ、メ令す３１４には、画素
削減されないビデオ信号が記憶される。これらのり７Ｖ
ｙシ、メモリ３１３．３１４は、大小切換回路３１２に
出力信号によって、どちらか一方が出力可能状態にされ
て、コントロー２３１１０制御のもとＫｖ！憶内容を出
力し、パラレル／シリアル変換ＩＩ ３１６を通じて表
示器３１７に与える０１にお、コントローラ３１１と大
小切換回路３１２には、午−ボードｉ１（回路）を通じ
てオペレータの操作儒噌が与えられる〇 画素削減回路３１５は一種のプレセッサでありて、ビデ
オ信号を構成する画素の明暗に対応したドＶト・パター
ンを、例えば、隣シ合う４ドツトずつ調べて、これら４
つのドツトをそれらの明暗Ｏ親会わせに応じて、明また
社暗の１ドツトで代表１せることを行う。これによって
、ドキ、メントＯ像を表わす画素の数はたてよこそれぞ
れ半分Ｋ。
すなわち１７４ Ｋ削減される。したがりて、す７Ｖシ
シ轟メモリ３１３ Ｋは縮尺１／２のドキュメントの像
が記憶されることになあ（第５図（１））。このため、
０１級の７丁クシきり・リーダ０１横−走査画ｂ ２０
４８個の画素は、横−走査画１１０２４個Ｏ画素に削減
畜れ、高分＃ｉ＠フルド、ト廖ＯＣＲＴ表示器の画素に
適合したものとなる。これＫよりて、す７レツシ、メモ
リ３１３のビデオ信号を表示器３１７に与え九とき、ド
＊、メｙトｏ像の全貌が縮小表示で暑る（第１ ＩＩ
（ｂ） ）。ただし、この像は画素が削減されているの
で分解能が低下している。
シ轟メモリ３１３ Ｋは縮尺１／２のドキュメントの像
が記憶されることになあ（第５図（１））。このため、
０１級の７丁クシきり・リーダ０１横−走査画ｂ ２０
４８個の画素は、横−走査画１１０２４個Ｏ画素に削減
畜れ、高分＃ｉ＠フルド、ト廖ＯＣＲＴ表示器の画素に
適合したものとなる。これＫよりて、す７レツシ、メモ
リ３１３のビデオ信号を表示器３１７に与え九とき、ド
＊、メｙトｏ像の全貌が縮小表示で暑る（第１ ＩＩ
（ｂ） ）。ただし、この像は画素が削減されているの
で分解能が低下している。
他方のリフレ、シ、メ毫す３１４には、画素削減なしの
ビデオ信号が記憶され、これｋよりて倍率１０ドキ為メ
ン）會が記憶される（第Ｓ ｍｌ （＃） ’）。
ビデオ信号が記憶され、これｋよりて倍率１０ドキ為メ
ン）會が記憶される（第Ｓ ｍｌ （＃） ’）。
このため、リフレッシ１ノ４ν３１４の内容を表示器３
１７に与えたとき、ド＃、メント會の一部だけが拡大さ
れた形で映し出される（第１図（４））。こＯ像は、画
素が削減されていないのて、分解能はＧ肩７テタＶ々す
と岡じに維持される。
１７に与えたとき、ド＃、メント會の一部だけが拡大さ
れた形で映し出される（第１図（４））。こＯ像は、画
素が削減されていないのて、分解能はＧ肩７テタＶ々す
と岡じに維持される。
そこで、オペレータは、大小切換回路３１２を操作すみ
ととｋよ）、分解能は低いがドキ、メｙト像Ｏ食貌が見
える概観画面と、ド命九メｙト像の一部しか見えｆｋい
が分解能が高い縮重画面とのどちらでも任意に選らんで
見ることがで龜る。どちら１）＠＠１）ビデオ儒４！も
それぞれリフレ、シ、メ峰讐に保持１れているので、両
画の切換えは高速に行える。縮重−爾は、命−ボード操
作によって、上下左ＩＭＫスタ闘−ルさせるととによ）
、ド命島メｙ）０９０所璽の部分を映し出すことができ
為。
ととｋよ）、分解能は低いがドキ、メｙト像Ｏ食貌が見
える概観画面と、ド命九メｙト像の一部しか見えｆｋい
が分解能が高い縮重画面とのどちらでも任意に選らんで
見ることがで龜る。どちら１）＠＠１）ビデオ儒４！も
それぞれリフレ、シ、メ峰讐に保持１れているので、両
画の切換えは高速に行える。縮重−爾は、命−ボード操
作によって、上下左ＩＭＫスタ闘−ルさせるととによ）
、ド命島メｙ）０９０所璽の部分を映し出すことができ
為。
このように、本実−は、リフレッシ島メ毫りを２８Ｍ設
け、一方のり７し、シメモリに社、表示器の画素数に会
わせて画素削減処理をしたビデオ信号を書込み、他方の
りフレッシュメモリには、そのよう龜処理をしないビデ
オ信号を書込み、これらり７しＶシ、メモリの内容を、
オペソー夕の指定に応じて切換えて表示するようにした
。
け、一方のり７し、シメモリに社、表示器の画素数に会
わせて画素削減処理をしたビデオ信号を書込み、他方の
りフレッシュメモリには、そのよう龜処理をしないビデ
オ信号を書込み、これらり７しＶシ、メモリの内容を、
オペソー夕の指定に応じて切換えて表示するようにした
。
この丸め、本実１！ＩＩＫよれば、ドキ島メ／トの一部
の縮重な映倫と、ドキュメントの全貌の概観的な映倫の
どちらでも表示できるグラフィＶり・ディスプレイ装置
が実現できる０
の縮重な映倫と、ドキュメントの全貌の概観的な映倫の
どちらでも表示できるグラフィＶり・ディスプレイ装置
が実現できる０
！ｓ１図線、本発明の装置が組合わされるドキ。
メン）Ｊ６！Ｉシステムの概念的構成図、＄ＩＩｆ図は
、本発明実施例の概念的構成図、第１図は、動作説明図
、である。 ３１・・・グラフィ、り・ディスプレイ装置、３１１・
・・ラント冒−ツ、３１２・・・大小切換回路、３１３
．３１４・・・す７レツシΔメモリ、３１５・・・画素
削減ＷＡｌｌ、３１６・・・パラレル／シリアル変換器
、３１７−・・表示器。
、本発明実施例の概念的構成図、第１図は、動作説明図
、である。 ３１・・・グラフィ、り・ディスプレイ装置、３１１・
・・ラント冒−ツ、３１２・・・大小切換回路、３１３
．３１４・・・す７レツシΔメモリ、３１５・・・画素
削減ＷＡｌｌ、３１６・・・パラレル／シリアル変換器
、３１７−・・表示器。
Claims (1)
- ド命島メン）１軟轟珈Ｏビデオ信号の画素数よ）も少１
に一画素歇Ｏ表示器を有するフルドツト形のグラフィ、
り・ディスプレイ俟置でありて、ドキ１メント１軟轟）
Ｏビデオ償１を記憶する嬉１０曹７しシシ、メ４１と、
ドキュメント唱枚機）のビデオ儒４＃Ｏ画素を表示器（
）ＩｉｌｌＫ合わせて削減する画素削減ｍＩＩと、この
画素削減−路で画素が削減されえビデオ儒うを記憶する
第２０リアレツジ畠メ峰すと、オペソー夕の操作に基づ
いてこれらシフしｙ Ｖ ａメ峰すのいずれか一方ＯＩ
！出し内容の出力を可能にする大小切換囲路と、これら
９７レツＳ’Ｓノ噌りＯＩＩ出し内容を表示するフルド
ラ）ＭｌＯ表示器とを具備するグラフィック・ディメグ
レ４義置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56117983A JPS5818681A (ja) | 1981-07-28 | 1981-07-28 | フルドット形グラフィック・ディスプレイ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56117983A JPS5818681A (ja) | 1981-07-28 | 1981-07-28 | フルドット形グラフィック・ディスプレイ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5818681A true JPS5818681A (ja) | 1983-02-03 |
| JPS6151317B2 JPS6151317B2 (ja) | 1986-11-08 |
Family
ID=14725104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56117983A Granted JPS5818681A (ja) | 1981-07-28 | 1981-07-28 | フルドット形グラフィック・ディスプレイ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5818681A (ja) |
-
1981
- 1981-07-28 JP JP56117983A patent/JPS5818681A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6151317B2 (ja) | 1986-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61107392A (ja) | 画像処理システム | |
| EP0647931B1 (en) | High speed method and apparatus for generating animation by means of a three-region frame buffer and associated region pointers | |
| JPS61279982A (ja) | ビデオ画像作成方法および装置 | |
| JPS6191777A (ja) | ビデオ画像形成装置 | |
| EP0525986B1 (en) | Apparatus for fast copying between frame buffers in a double buffered output display system | |
| JPS5818681A (ja) | フルドット形グラフィック・ディスプレイ装置 | |
| JPH06149533A (ja) | 表示領域外セグメントの描画処理を削減したセグメント高速描画方式 | |
| JP3272463B2 (ja) | 画像作成装置およびその使用方法 | |
| JPS6151316B2 (ja) | ||
| JPS6235393A (ja) | 汎用グラフイツクデイスプレイ装置 | |
| JP3431925B2 (ja) | 画像表示制御装置及びその方法 | |
| JP3122996B2 (ja) | 動画・静止画表示装置 | |
| JPH0816808A (ja) | 画像表示装置および画像表示方法 | |
| JPS61290486A (ja) | 表示制御装置 | |
| JPS6235394A (ja) | 汎用グラフイツクデイスプレイ装置 | |
| JPH04261589A (ja) | グラフィック表示装置 | |
| JPS61217097A (ja) | 画像表示装置 | |
| JPS60135992A (ja) | 画像表示装置 | |
| JPH07146932A (ja) | 画像表示装置 | |
| JPH036510B2 (ja) | ||
| JPS6159391A (ja) | 静止画移動回路 | |
| JPS6350893A (ja) | 表示制御回路 | |
| JPH02161496A (ja) | 図形処理装置 | |
| JPS6159484A (ja) | セグメント制御方式 | |
| JPH0697388B2 (ja) | 画像表示装置 |