JPS58182750A - マイクロコンピュータシステム - Google Patents
マイクロコンピュータシステムInfo
- Publication number
- JPS58182750A JPS58182750A JP57065348A JP6534882A JPS58182750A JP S58182750 A JPS58182750 A JP S58182750A JP 57065348 A JP57065348 A JP 57065348A JP 6534882 A JP6534882 A JP 6534882A JP S58182750 A JPS58182750 A JP S58182750A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- signal
- conversion
- data
- timer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/05—Digital input using the sampling of an analogue quantity at regular intervals of time, input from a/d converter or output to d/a converter
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、予めセットされた任意の周期の信号を出力
することができるプログラマブルタイマにより、自動的
に指令が与えられてＡ／Ｄ変換が行なわれるようにされ
たＡ／Ｄ変換回路に関する。
することができるプログラマブルタイマにより、自動的
に指令が与えられてＡ／Ｄ変換が行なわれるようにされ
たＡ／Ｄ変換回路に関する。
一般に、Ａ／Ｄ変換器における変換開始は、外部からの
信号によって指示されるか、あるいはマイクロコンピー
タからデータバスを介して、Ａ／Ｄ変換器に与えられる
コマンドによって指示されていた。
信号によって指示されるか、あるいはマイクロコンピー
タからデータバスを介して、Ａ／Ｄ変換器に与えられる
コマンドによって指示されていた。
しかしながら、このような方法によると、−回の開始指
令で一回のＡ／Ｄ変換しか行なわれない。
令で一回のＡ／Ｄ変換しか行なわれない。
従って、例えば、定常的にアナログデータなモニタした
いような場合には、マイクロコンピュータを含む外部回
路からＡ／Ｄ変換器に対して、変換の度毎に、開始指令
を与えてやらなければならなかった。そのため、マイク
ロコンピュータはＡ／Ｄｉ換中その結果を待つような状
態にされてしまう。
いような場合には、マイクロコンピュータを含む外部回
路からＡ／Ｄ変換器に対して、変換の度毎に、開始指令
を与えてやらなければならなかった。そのため、マイク
ロコンピュータはＡ／Ｄｉ換中その結果を待つような状
態にされてしまう。
そこで、この発明は、Ａ／ｉ）変換回路内にプログラマ
ブルタイマな内蔵させ、周期的にＡ／ｌ）変換が行なわ
れる必要がある場合には、プログラマブルタイマから所
望の周期の信号がＡ／Ｄ変換器に供給されるようにセッ
トし、一定時間ごとに自動的にＡ／Ｄ変換を行なって、
Ａ／Ｄ変換器の側からマイクロコンピュータに割込みを
かけて、データを供給させることにより、周期的なデー
タの収集が効率良く行なえるようにすることを目的とす
る。
ブルタイマな内蔵させ、周期的にＡ／ｌ）変換が行なわ
れる必要がある場合には、プログラマブルタイマから所
望の周期の信号がＡ／Ｄ変換器に供給されるようにセッ
トし、一定時間ごとに自動的にＡ／Ｄ変換を行なって、
Ａ／Ｄ変換器の側からマイクロコンピュータに割込みを
かけて、データを供給させることにより、周期的なデー
タの収集が効率良く行なえるようにすることを目的とす
る。
以下図面に基づいてこの発明を説明する。
第１図は本発明に係るＡ／Ｄ変換回路の一実施例を示す
。
。
コノ実施例では、特に制限されないが、プログラマブル
タイマ２と、Ａ／Ｄ変換器３と、マイクロプロセッサ（
以下ＣＰＵと称する）■の指示に従ってＡ／Ｄ変換器３
をコントロールする制御回路４等が、すなわち図中鎖線
Ａで囲まれた回路部分が同一のＬＳＩチップ上に形成さ
れている。
タイマ２と、Ａ／Ｄ変換器３と、マイクロプロセッサ（
以下ＣＰＵと称する）■の指示に従ってＡ／Ｄ変換器３
をコントロールする制御回路４等が、すなわち図中鎖線
Ａで囲まれた回路部分が同一のＬＳＩチップ上に形成さ
れている。
プログラマブルタイマ２は、コントロールライン５およ
びデータバス６ケ介して、チップ外部のＣＰ Ｕ ｌと
接続されている。また、プログラマブルタイマ２には、
チップ外部からクロック信号＾が入力されるようにされ
ている。そして、このプログラマブルタイマ２は、ＣＰ
ＵＩの実行するプログラムに従って、予め、コントロー
ルライン５を介して与えられるコントロール信号ＰＣに
よって制御されて、内部のカウンタがデータバス６を介
して入力されるプリセント用のデータにより初期設定さ
れる。
びデータバス６ケ介して、チップ外部のＣＰ Ｕ ｌと
接続されている。また、プログラマブルタイマ２には、
チップ外部からクロック信号＾が入力されるようにされ
ている。そして、このプログラマブルタイマ２は、ＣＰ
ＵＩの実行するプログラムに従って、予め、コントロー
ルライン５を介して与えられるコントロール信号ＰＣに
よって制御されて、内部のカウンタがデータバス６を介
して入力されるプリセント用のデータにより初期設定さ
れる。
これによって、プログラマブルタイマ２は、内部のカウ
ンタの設定値に応じて入カクロノク信号φｃｋ分周して
、適当な周期の信号φθを出力する。
ンタの設定値に応じて入カクロノク信号φｃｋ分周して
、適当な周期の信号φθを出力する。
つまり、上記プログラマブルタイマ２から出力される信
号の周期は、ｃｐｕｌによって予め任意にセソトスるこ
とができるのである。
号の周期は、ｃｐｕｌによって予め任意にセソトスるこ
とができるのである。
そして、上記プログラマブルタイマ２の出力信号φ０は
、制御回路４に入力さｎる。制御回路４は、例えば、内
部に状態保持回路が設けられており、上記プログラマブ
ルタイマ２からの出力信号φ０のタイミングによって周
期的にＡ／Ｄ変換させるような場合には、ＣＰ ＩＪ
１からの指示によって、プログラマブルタイマ２の信号
φ０を有効にさせるような状態を保持する。これによっ
て、プログラマブルタイマ２から周期的な信号φ０が入
って来る度ごとに、制御回路４からＡ／Ｄ変換器３に対
してコントロール信号Ｃが供給される。Ａ／Ｄ変換器３
は、このコントロール信号Ｃに従って、チップ外部から
入力されるアナログ信号ｅ’ｋＡ／Ｄ変換する。
、制御回路４に入力さｎる。制御回路４は、例えば、内
部に状態保持回路が設けられており、上記プログラマブ
ルタイマ２からの出力信号φ０のタイミングによって周
期的にＡ／Ｄ変換させるような場合には、ＣＰ ＩＪ
１からの指示によって、プログラマブルタイマ２の信号
φ０を有効にさせるような状態を保持する。これによっ
て、プログラマブルタイマ２から周期的な信号φ０が入
って来る度ごとに、制御回路４からＡ／Ｄ変換器３に対
してコントロール信号Ｃが供給される。Ａ／Ｄ変換器３
は、このコントロール信号Ｃに従って、チップ外部から
入力されるアナログ信号ｅ’ｋＡ／Ｄ変換する。
Ａ／Ｄ変換が終了すると、Ａ／Ｄ変換器３からＣＰＵ１
に対して、割込信号ＩＲＱが供給されて、ＣＰＵＩはＡ
／Ｄ変換されたデータを読み取る態勢にされる。続いて
、制御回路４によって制御されろ適当な出力回路７から
、Ａ／Ｄ変換されたデータがデータバス６を介して、Ｃ
ＰＵＩに送られ読み取られる。
に対して、割込信号ＩＲＱが供給されて、ＣＰＵＩはＡ
／Ｄ変換されたデータを読み取る態勢にされる。続いて
、制御回路４によって制御されろ適当な出力回路７から
、Ａ／Ｄ変換されたデータがデータバス６を介して、Ｃ
ＰＵＩに送られ読み取られる。
また、この回路においては、上記制御回路４がｃ ｐ
Ｕ １からデータバス６な介して直接供給されるＡ／Ｄ
変換を指示するコマンドも受は付けるようにされている
。このコマンドを受けると、制御回路４は、プログラマ
ブルタイマ２から出力される信号ψ。を無視して、ＣＰ
ＵＩからのＡ／Ｄ変換の指示によって、Ａ／Ｄ変換器３
にフントロール信号Ｃを出力して、Ａ／Ｄ変換を行なわ
せる。
Ｕ １からデータバス６な介して直接供給されるＡ／Ｄ
変換を指示するコマンドも受は付けるようにされている
。このコマンドを受けると、制御回路４は、プログラマ
ブルタイマ２から出力される信号ψ。を無視して、ＣＰ
ＵＩからのＡ／Ｄ変換の指示によって、Ａ／Ｄ変換器３
にフントロール信号Ｃを出力して、Ａ／Ｄ変換を行なわ
せる。
なお、実施例においては、ＣＰＵＩによってプログラマ
ブルタイマ２をプリセットｊるために供給されるデータ
が通るデータバスと、ＣＰＵＩから制御回路４に対して
直接供給されるＡ／Ｄ変換指示のコマンドが通るデータ
バスとが共用されるようにされている。
ブルタイマ２をプリセットｊるために供給されるデータ
が通るデータバスと、ＣＰＵＩから制御回路４に対して
直接供給されるＡ／Ｄ変換指示のコマンドが通るデータ
バスとが共用されるようにされている。
以上説明したように、上記実施例では、プログラマブル
タイマ２から、周期的にアナログデータｅのサンプリン
グ時期を示す信号φ。が出力されると、制御回路４から
コントロール信号Ｃが出力さ扛て、Ａ／Ｄ変換器３が駆
動される。そして、Ａ／Ｄ変換が終了すると、Ａ／Ｄ変
換器３の側から自動的にＣＰＵＩに対して割込みがかげ
られて、データが読み取られるため、極めて効率良くデ
ータの収集が行なわれるようになる。
タイマ２から、周期的にアナログデータｅのサンプリン
グ時期を示す信号φ。が出力されると、制御回路４から
コントロール信号Ｃが出力さ扛て、Ａ／Ｄ変換器３が駆
動される。そして、Ａ／Ｄ変換が終了すると、Ａ／Ｄ変
換器３の側から自動的にＣＰＵＩに対して割込みがかげ
られて、データが読み取られるため、極めて効率良くデ
ータの収集が行なわれるようになる。
また割込みをかけない場合においてもＣＰＵＩは読みに
い〈直前にＡ／Ｄ変換されたデータな待ち時間なく読み
取ることができる。
い〈直前にＡ／Ｄ変換されたデータな待ち時間なく読み
取ることができる。
しかも、ＣＰＵ１のソフトウェアを変更して、プログラ
マブルタイマ２の初期設定値な変えることによって、Ａ
／Ｄ変換の周期な容易に変更することができる。
マブルタイマ２の初期設定値な変えることによって、Ａ
／Ｄ変換の周期な容易に変更することができる。
さらに、プログラマブルタイマ２とＡ／Ｄ変換器３およ
びその制御回路４等が同一のＬＳＩチッブ上に形成さ扛
ているため、マイクロコンピュータシステムの回路構成
が簡単となり、ボード−＼の実装密度も向上さ扛る。
びその制御回路４等が同一のＬＳＩチッブ上に形成さ扛
ているため、マイクロコンピュータシステムの回路構成
が簡単となり、ボード−＼の実装密度も向上さ扛る。
第１図は本発明に係るＡ／Ｄ変換回路の一実施例？示す
ブロック構成図である。 １・・・マイクロコンピュータ（ＣＰＵ）、２・・・プ
ログラマブルタイマ、３・・・Ａ／Ｄ変換器、６・・・
データバス、φ。・・・クロック信号、ｅ・・・アナロ
グデータ。 代理人 弁理士 薄 １）利 幸 ゛ゴ、・−！・ 第 １ 図
ブロック構成図である。 １・・・マイクロコンピュータ（ＣＰＵ）、２・・・プ
ログラマブルタイマ、３・・・Ａ／Ｄ変換器、６・・・
データバス、φ。・・・クロック信号、ｅ・・・アナロ
グデータ。 代理人 弁理士 薄 １）利 幸 ゛ゴ、・−！・ 第 １ 図
Claims (1)
- マイクロコンピュータにより予め設定された内容に応じ
てクロック信号を分周して、所望の周期の信号を出力す
るプログラマブルタイマを備え、このプログラマブルタ
イマからの出力信号によって周期的に、あるいは外部回
路からの指令によって一時的に、Ａ／Ｄ変換が行なわれ
てデータが出力または内部に記憶されたのち出力される
ようにされていることを特徴とするＡ／Ｄ変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57065348A JPS58182750A (ja) | 1982-04-21 | 1982-04-21 | マイクロコンピュータシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57065348A JPS58182750A (ja) | 1982-04-21 | 1982-04-21 | マイクロコンピュータシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58182750A true JPS58182750A (ja) | 1983-10-25 |
| JPH0410094B2 JPH0410094B2 (ja) | 1992-02-24 |
Family
ID=13284352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57065348A Granted JPS58182750A (ja) | 1982-04-21 | 1982-04-21 | マイクロコンピュータシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58182750A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61214820A (ja) * | 1985-03-20 | 1986-09-24 | Yokogawa Hewlett Packard Ltd | タイミング信号発生器 |
| JPH02309818A (ja) * | 1989-05-25 | 1990-12-25 | Yokogawa Electric Corp | Ａ／ｄ変換装置 |
| JP2003017319A (ja) * | 2001-06-29 | 2003-01-17 | Denso Corp | 誘導性負荷の電流制御装置 |
| US8046087B2 (en) | 2003-11-04 | 2011-10-25 | Hitachi, Ltd. | Electronic controller for power converter and motor drive circuit |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4968636A (ja) * | 1972-11-04 | 1974-07-03 | ||
| JPS5544649A (en) * | 1978-09-25 | 1980-03-29 | Nec Corp | Input control unit |
-
1982
- 1982-04-21 JP JP57065348A patent/JPS58182750A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4968636A (ja) * | 1972-11-04 | 1974-07-03 | ||
| JPS5544649A (en) * | 1978-09-25 | 1980-03-29 | Nec Corp | Input control unit |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61214820A (ja) * | 1985-03-20 | 1986-09-24 | Yokogawa Hewlett Packard Ltd | タイミング信号発生器 |
| JPH02309818A (ja) * | 1989-05-25 | 1990-12-25 | Yokogawa Electric Corp | Ａ／ｄ変換装置 |
| JP2003017319A (ja) * | 2001-06-29 | 2003-01-17 | Denso Corp | 誘導性負荷の電流制御装置 |
| JP4660987B2 (ja) * | 2001-06-29 | 2011-03-30 | 株式会社デンソー | 誘導性負荷の電流制御装置 |
| US8046087B2 (en) | 2003-11-04 | 2011-10-25 | Hitachi, Ltd. | Electronic controller for power converter and motor drive circuit |
| US8131388B2 (en) | 2003-11-04 | 2012-03-06 | Hitachi, Ltd. | Electronic controller for power converter and motor drive circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0410094B2 (ja) | 1992-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1182550A3 (en) | Task based priority arbitration | |
| JPH0376496B2 (ja) | ||
| JPS58182750A (ja) | マイクロコンピュータシステム | |
| EP0359233A3 (en) | Computer system and method for changing operation speed of system bus | |
| EP0316943A2 (en) | Semiconductor integrated circuit having a plurality of oscillation circuits | |
| JPS62286117A (ja) | 情報処理装置 | |
| JPS5911422A (ja) | マイクロ・プロセツサ | |
| JPS5916054A (ja) | マイクロ・プロセツサ | |
| JPH07160515A (ja) | 割込み信号発生装置 | |
| JPS57109002A (en) | Electronic engine controller | |
| JPS61184638A (ja) | 情報処理装置 | |
| JPH09146896A (ja) | マルチｃｐｕ制御装置 | |
| JPH0462093B2 (ja) | ||
| JPS5647843A (en) | Variable clock frequency computer | |
| JPS61245242A (ja) | 割り込み入力回路 | |
| HU194423B (hu) | Eljárás és berendezés hagyományos számítógép architektúra multiprocesszoros rendszerré alakítására a hagyományos funkciók érintetlenül hajmásával | |
| JPH01175337U (ja) | ||
| JPS6210546U (ja) | ||
| JPH07230304A (ja) | Ｐｃシステムのデュアル制御方法 | |
| JPS5483335A (en) | Power source controller | |
| JPH01113884A (ja) | データ処理装置 | |
| JPH04195610A (ja) | プロセス制御装置 | |
| CS238597B1 (cs) | Zapojení hodinových obvodů 3 řízenou bodou taktu | |
| JPS63219026A (ja) | マイクロコンピユ−タ | |
| JPH01298458A (ja) | １チップマイクロコンピュータ |