JPS58179A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS58179A
JPS58179A JP9859681A JP9859681A JPS58179A JP S58179 A JPS58179 A JP S58179A JP 9859681 A JP9859681 A JP 9859681A JP 9859681 A JP9859681 A JP 9859681A JP S58179 A JPS58179 A JP S58179A
Authority
JP
Japan
Prior art keywords
film
electrode
gate
forming
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9859681A
Other languages
English (en)
Inventor
Toshihiko Mano
真野 敏彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Suwa Seikosha KK
Original Assignee
Seiko Epson Corp
Suwa Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp, Suwa Seikosha KK filed Critical Seiko Epson Corp
Priority to JP9859681A priority Critical patent/JPS58179A/ja
Publication of JPS58179A publication Critical patent/JPS58179A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置、%にシリコンゲートな有するMO
811集積aI!に於いて、高集積化を図った製造方法
に関する。
第1図に従来のシリコンケートを有するVOS型集積回
路の製造力を示してlt嘴する。
第1図(a)で、pHを有する単結晶シリコン基板1に
シリコン書化澗2をマスクとして選択酸化を行い、フィ
ールド酸化膜墨を形成する0次にケート酸化膜4を形成
後、金@に多結晶シリコンSをデボしたのが同図(b)
である、前記多結晶シリコンをケート電極6とソース・
ドレイン領域からの配線7に加工し友も0が−111(
0)である、その後熱拡散によりMffllを有する不
純物によりソース・ドレイン領域8を形成、さらに食g
[P2O等の層間絶縁膜9をデボし九〇が同図(d)で
ある、最後にコンタクトホールを開け、ムJ等の配線用
金属で配線形FILt−たものが同図(e)である、こ
のような従来の製造方法によれば以下に挙げるような欠
点がある。
リゲート電極とソース・ドレイン領域からの引き出し配
線との余裕&、及びパーズビーグ量を考直するため活性
デバイス領鍵の縮小化に限界がある。
2)ゲート電極とソース・ドレイン拡散層とのオーバー
ラツプが大きい丸め短チャンネル化に適さない。
本発明は以上の欠点を改良したものである0本賢明の目
的とするところFi、ゲートを位置決めすることで、ゲ
ート層間絶111M、フィールド酸化属。
ドレイン・ソース拡散m、  ドレイン・ソースコンタ
クトを形成することにある。
第2図に本発明による製造方法を示す。
Pl!を有する単結晶シリコン基1111にゲート酸化
膜12を形成し、リンを拡散した多結晶シリコン1Sを
全IjiKデボしたのが第2図(、)である。
次に同図し)のようにケート電極14を形成する。
その後熱酸化によりケート電極140VIAりに酸化膜
isを形成する。ζ0IIll化速rの違いからダート
電極14KFi厚い酸化膜が、シリコン基職上には薄い
酸化膜が形WItされゐ、さらにこの酸化膜上にケート
をおおう形にシリコン窒化膜14をパターニングし友O
が岡II (e)である、このシリコン窒化膜16をマ
ヌクとして選択酸化を行い、フィールド酸化膜17を形
成し友Oが同図((転)である。
シリコン窒化膜を除去し、酸化膜を弱冠エツチングし、
Illを有する不純物をイオン注入、あるいは、熱拡散
によりソース・ドレイン領域18を形成し友のが同図(
e)である0次に同図(幻のように多結晶シリコン19
により、拡散層とのコンタクトをとる。最螢に全1iK
層間絶縁1I20をデポし。
コンタクトホールを−け、ム1等の配線用金属2嘔を蒸
着し配S形成したものがWjFi!Jωである。
この製造方法によれば、ゲートを位置決めすることによ
り、ドレイン・ソースコンタクトが自動的に決まる丸め
傘分1に傘W1fをとる会費がない、オたバーズビーク
が多少大きくなっても表面の酸化膜をエツチングするこ
とにより、十分ドレイン・ノース拡散領域を形成でき、
コンタクトもとることができる。むしろ本発明の利点を
生かしてより高速積比を図るにはバーズビークとゲート
層間絶縁膜が接する1度o15がよいであろう、さらK
構造や多層配線に適しており、よシ高集積化が期待でき
る。
以上のように、本発明ijMOB型集積回結集積回路高
集積化を図った製造方法である。
なお本賽撫例でtiNチャンネルMO日型集積回路を例
にとったが、Pチャンネル、あるいは相補−型MO8O
8集積岐路適用できる。
【図面の簡単な説明】
@1図(a) 〜(8)は従来のシリコンケートMO1
11集積回路であ夛、第2図(a)〜龜)に本発明によ
る賽施例を示す。 11・・・P型単結晶シリコン基板 12・・・ゲート酸化膜 1M・・・多結晶シリコン 14−・ケート電極 會5・〜ゲート層間絶縁膜 16・−シリコン窒化膜 17・−フィールド酸化膜 18・−ソース・ドレイン拡散層 1!・・・多結晶シリコン 20・・・層間絶縁膜 21−ムJ等の配線用金属 以上 出願人 株式会社 1Ilvj精工舎 代1人 弁還士 最上  務 第 111図 2図

Claims (1)

    【特許請求の範囲】
  1. 1)隼結晶シ1)コン基板にゲート酸化膜を形成し、全
    面KP瀞あるいはN型を有する不純物を含む多結晶シリ
    コンをデボする工程と、#多結晶シ11コンをホト工程
    によシケーF電極を形成する工程と熱酸化により前記ゲ
    ート電極の範囲に酸化膜を形成する工程と、全面にシリ
    コン窒化膜をデボし、ホト工程により所定のパ!−ンに
    加工する工程と前記シリコン窒化膜をマスクとして選択
    酸化をすることKよりフィールド酸化膜管形成する工程
    とF)fT配フシ11コン窒化膜除去後、イオン注入あ
    るいは熱拡散によりソース・ドレイン領域を形成する工
    程と、多結晶シリコンあるいはム1等の配線用金属を全
    面にデボし、ホトエラチェ楊により配線形成をし、鍵紀
    ンーヌ・ドレイン領域とコンタクトを有する工程と1層
    間絶縁膜を形成後、コンタクトホールを開す、ムJ等O
    配線用金属にて配線形成をする工程とを含むことをII
    II書とする半導体装置の製造方法。
JP9859681A 1981-06-25 1981-06-25 半導体装置の製造方法 Pending JPS58179A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9859681A JPS58179A (ja) 1981-06-25 1981-06-25 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9859681A JPS58179A (ja) 1981-06-25 1981-06-25 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS58179A true JPS58179A (ja) 1983-01-05

Family

ID=14224007

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9859681A Pending JPS58179A (ja) 1981-06-25 1981-06-25 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS58179A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60178666A (ja) * 1984-02-27 1985-09-12 Hitachi Ltd 半導体装置の製造方法
US4836754A (en) * 1986-11-04 1989-06-06 Kabushiki Kaisha Toyoda Jidoshokki Seisakusho Turbulence generating device adjacent the inlet end of each discharge port of a multi-cylinder piston-type compressor for providing internal pulsation and noise suppression
JPH08293548A (ja) * 1995-04-21 1996-11-05 Nec Corp 半導体装置及びその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5286779A (en) * 1976-01-14 1977-07-19 Hitachi Ltd Semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5286779A (en) * 1976-01-14 1977-07-19 Hitachi Ltd Semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60178666A (ja) * 1984-02-27 1985-09-12 Hitachi Ltd 半導体装置の製造方法
US4836754A (en) * 1986-11-04 1989-06-06 Kabushiki Kaisha Toyoda Jidoshokki Seisakusho Turbulence generating device adjacent the inlet end of each discharge port of a multi-cylinder piston-type compressor for providing internal pulsation and noise suppression
JPH08293548A (ja) * 1995-04-21 1996-11-05 Nec Corp 半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
US3915767A (en) Rapidly responsive transistor with narrowed base
JPS63140571A (ja) バイポ−ラトランジスタおよびその製造方法
JPS58179A (ja) 半導体装置の製造方法
EP0002107A2 (en) Method of making a planar semiconductor device
JPS5940571A (ja) 半導体装置
JPS5866358A (ja) 半導体装置の製法
JPS6220711B2 (ja)
JP2654056B2 (ja) 半導体装置の製造方法
JPS59105366A (ja) Mos型トランジスタの製造方法
JPH0290569A (ja) 半導体装置の製造方法
JPH0247853B2 (ja)
JP2745946B2 (ja) 半導体集積回路の製造方法
JPH04321233A (ja) 半導体装置の製造方法
JPH03175676A (ja) 半導体装置
JPS6247166A (ja) 半導体装置の製造方法
JPS59105367A (ja) Mos型トランジスタの製造方法
JPS59132677A (ja) 薄膜トランジスタの製造方法
JPS6161548B2 (ja)
JPS6197857A (ja) 半導体集積回路の製造方法
JPH0240921A (ja) バイポーラトランジスタの製造方法
JPS61166154A (ja) Mis型半導体装置の製造方法
JPS6345865A (ja) 浮遊ゲ−ト型mos半導体装置
JPH02275639A (ja) 半導体装置の製造方法
JPH03155639A (ja) 半導体装置の製造方法
JPH0294636A (ja) 半導体装置の製造方法