JPS58179A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58179A JPS58179A JP9859681A JP9859681A JPS58179A JP S58179 A JPS58179 A JP S58179A JP 9859681 A JP9859681 A JP 9859681A JP 9859681 A JP9859681 A JP 9859681A JP S58179 A JPS58179 A JP S58179A
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode
- gate
- forming
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 4
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 239000011229 interlayer Substances 0.000 claims abstract description 7
- 230000003647 oxidation Effects 0.000 claims abstract description 6
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims abstract 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims 2
- 239000013078 crystal Substances 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 claims 1
- 238000005475 siliconizing Methods 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 abstract description 8
- 239000010410 layer Substances 0.000 abstract description 7
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 6
- 229910052681 coesite Inorganic materials 0.000 abstract 3
- 229910052906 cristobalite Inorganic materials 0.000 abstract 3
- 239000000377 silicon dioxide Substances 0.000 abstract 3
- 235000012239 silicon dioxide Nutrition 0.000 abstract 3
- 229910052682 stishovite Inorganic materials 0.000 abstract 3
- 229910052905 tridymite Inorganic materials 0.000 abstract 3
- 238000006243 chemical reaction Methods 0.000 abstract 1
- 238000004070 electrodeposition Methods 0.000 abstract 1
- 238000010438 heat treatment Methods 0.000 abstract 1
- 230000010354 integration Effects 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 241000254158 Lampyridae Species 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置、％にシリコンゲートな有するＭＯ
８１１集積ａＩ！に於いて、高集積化を図った製造方法
に関する。
８１１集積ａＩ！に於いて、高集積化を図った製造方法
に関する。
第１図に従来のシリコンケートを有するＶＯＳ型集積回
路の製造力を示してｌｔ嘴する。
路の製造力を示してｌｔ嘴する。
第１図（ａ）で、ｐＨを有する単結晶シリコン基板１に
シリコン書化澗２をマスクとして選択酸化を行い、フィ
ールド酸化膜墨を形成する０次にケート酸化膜４を形成
後、金＠に多結晶シリコンＳをデボしたのが同図（ｂ）
である、前記多結晶シリコンをケート電極６とソース・
ドレイン領域からの配線７に加工し友も０が−１１１（
０）である、その後熱拡散によりＭｆｆｌｌを有する不
純物によりソース・ドレイン領域８を形成、さらに食ｇ
［Ｐ２Ｏ等の層間絶縁膜９をデボし九〇が同図（ｄ）で
ある、最後にコンタクトホールを開け、ムＪ等の配線用
金属で配線形ＦＩＬｔ−たものが同図（ｅ）である、こ
のような従来の製造方法によれば以下に挙げるような欠
点がある。
シリコン書化澗２をマスクとして選択酸化を行い、フィ
ールド酸化膜墨を形成する０次にケート酸化膜４を形成
後、金＠に多結晶シリコンＳをデボしたのが同図（ｂ）
である、前記多結晶シリコンをケート電極６とソース・
ドレイン領域からの配線７に加工し友も０が−１１１（
０）である、その後熱拡散によりＭｆｆｌｌを有する不
純物によりソース・ドレイン領域８を形成、さらに食ｇ
［Ｐ２Ｏ等の層間絶縁膜９をデボし九〇が同図（ｄ）で
ある、最後にコンタクトホールを開け、ムＪ等の配線用
金属で配線形ＦＩＬｔ−たものが同図（ｅ）である、こ
のような従来の製造方法によれば以下に挙げるような欠
点がある。
リゲート電極とソース・ドレイン領域からの引き出し配
線との余裕＆、及びパーズビーグ量を考直するため活性
デバイス領鍵の縮小化に限界がある。
線との余裕＆、及びパーズビーグ量を考直するため活性
デバイス領鍵の縮小化に限界がある。
２）ゲート電極とソース・ドレイン拡散層とのオーバー
ラツプが大きい丸め短チャンネル化に適さない。
ラツプが大きい丸め短チャンネル化に適さない。
本発明は以上の欠点を改良したものである０本賢明の目
的とするところＦｉ、ゲートを位置決めすることで、ゲ
ート層間絶１１１Ｍ、フィールド酸化属。
的とするところＦｉ、ゲートを位置決めすることで、ゲ
ート層間絶１１１Ｍ、フィールド酸化属。
ドレイン・ソース拡散ｍ、 ドレイン・ソースコンタ
クトを形成することにある。
クトを形成することにある。
第２図に本発明による製造方法を示す。
Ｐｌ！を有する単結晶シリコン基１１１１にゲート酸化
膜１２を形成し、リンを拡散した多結晶シリコン１Ｓを
全ＩｊｉＫデボしたのが第２図（、）である。
膜１２を形成し、リンを拡散した多結晶シリコン１Ｓを
全ＩｊｉＫデボしたのが第２図（、）である。
次に同図し）のようにケート電極１４を形成する。
その後熱酸化によりケート電極１４０ＶＩＡりに酸化膜
ｉｓを形成する。ζ０ＩＩｌｌ化速ｒの違いからダート
電極１４ＫＦｉ厚い酸化膜が、シリコン基職上には薄い
酸化膜が形ＷＩｔされゐ、さらにこの酸化膜上にケート
をおおう形にシリコン窒化膜１４をパターニングし友Ｏ
が岡ＩＩ （ｅ）である、このシリコン窒化膜１６をマ
ヌクとして選択酸化を行い、フィールド酸化膜１７を形
成し友Ｏが同図（（転）である。
ｉｓを形成する。ζ０ＩＩｌｌ化速ｒの違いからダート
電極１４ＫＦｉ厚い酸化膜が、シリコン基職上には薄い
酸化膜が形ＷＩｔされゐ、さらにこの酸化膜上にケート
をおおう形にシリコン窒化膜１４をパターニングし友Ｏ
が岡ＩＩ （ｅ）である、このシリコン窒化膜１６をマ
ヌクとして選択酸化を行い、フィールド酸化膜１７を形
成し友Ｏが同図（（転）である。
シリコン窒化膜を除去し、酸化膜を弱冠エツチングし、
Ｉｌｌを有する不純物をイオン注入、あるいは、熱拡散
によりソース・ドレイン領域１８を形成し友のが同図（
ｅ）である０次に同図（幻のように多結晶シリコン１９
により、拡散層とのコンタクトをとる。最螢に全１ｉＫ
層間絶縁１Ｉ２０をデポし。
Ｉｌｌを有する不純物をイオン注入、あるいは、熱拡散
によりソース・ドレイン領域１８を形成し友のが同図（
ｅ）である０次に同図（幻のように多結晶シリコン１９
により、拡散層とのコンタクトをとる。最螢に全１ｉＫ
層間絶縁１Ｉ２０をデポし。
コンタクトホールを−け、ム１等の配線用金属２嘔を蒸
着し配Ｓ形成したものがＷｊＦｉ！Ｊωである。
着し配Ｓ形成したものがＷｊＦｉ！Ｊωである。
この製造方法によれば、ゲートを位置決めすることによ
り、ドレイン・ソースコンタクトが自動的に決まる丸め
傘分１に傘Ｗ１ｆをとる会費がない、オたバーズビーク
が多少大きくなっても表面の酸化膜をエツチングするこ
とにより、十分ドレイン・ノース拡散領域を形成でき、
コンタクトもとることができる。むしろ本発明の利点を
生かしてより高速積比を図るにはバーズビークとゲート
層間絶縁膜が接する１度ｏ１５がよいであろう、さらＫ
。
り、ドレイン・ソースコンタクトが自動的に決まる丸め
傘分１に傘Ｗ１ｆをとる会費がない、オたバーズビーク
が多少大きくなっても表面の酸化膜をエツチングするこ
とにより、十分ドレイン・ノース拡散領域を形成でき、
コンタクトもとることができる。むしろ本発明の利点を
生かしてより高速積比を図るにはバーズビークとゲート
層間絶縁膜が接する１度ｏ１５がよいであろう、さらＫ
。
構造や多層配線に適しており、よシ高集積化が期待でき
る。
る。
以上のように、本発明ｉｊＭＯＢ型集積回結集積回路高
集積化を図った製造方法である。
集積化を図った製造方法である。
なお本賽撫例でｔｉＮチャンネルＭＯ日型集積回路を例
にとったが、Ｐチャンネル、あるいは相補−型ＭＯ８Ｏ
８集積岐路適用できる。
にとったが、Ｐチャンネル、あるいは相補−型ＭＯ８Ｏ
８集積岐路適用できる。
＠１図（ａ） 〜（８）は従来のシリコンケートＭＯ１
１１集積回路であ夛、第２図（ａ）〜龜）に本発明によ
る賽施例を示す。 １１・・・Ｐ型単結晶シリコン基板 １２・・・ゲート酸化膜 １Ｍ・・・多結晶シリコン １４−・ケート電極 會５・〜ゲート層間絶縁膜 １６・−シリコン窒化膜 １７・−フィールド酸化膜 １８・−ソース・ドレイン拡散層 １！・・・多結晶シリコン ２０・・・層間絶縁膜 ２１−ムＪ等の配線用金属 以上 出願人 株式会社 １Ｉｌｖｊ精工舎 代１人 弁還士 最上 務 第 １１１図 ２図
１１集積回路であ夛、第２図（ａ）〜龜）に本発明によ
る賽施例を示す。 １１・・・Ｐ型単結晶シリコン基板 １２・・・ゲート酸化膜 １Ｍ・・・多結晶シリコン １４−・ケート電極 會５・〜ゲート層間絶縁膜 １６・−シリコン窒化膜 １７・−フィールド酸化膜 １８・−ソース・ドレイン拡散層 １！・・・多結晶シリコン ２０・・・層間絶縁膜 ２１−ムＪ等の配線用金属 以上 出願人 株式会社 １Ｉｌｖｊ精工舎 代１人 弁還士 最上 務 第 １１１図 ２図
Claims (1)
- １）隼結晶シ１）コン基板にゲート酸化膜を形成し、全
面ＫＰ瀞あるいはＮ型を有する不純物を含む多結晶シリ
コンをデボする工程と、＃多結晶シ１１コンをホト工程
によシケーＦ電極を形成する工程と熱酸化により前記ゲ
ート電極の範囲に酸化膜を形成する工程と、全面にシリ
コン窒化膜をデボし、ホト工程により所定のパ！−ンに
加工する工程と前記シリコン窒化膜をマスクとして選択
酸化をすることＫよりフィールド酸化膜管形成する工程
とＦ）ｆＴ配フシ１１コン窒化膜除去後、イオン注入あ
るいは熱拡散によりソース・ドレイン領域を形成する工
程と、多結晶シリコンあるいはム１等の配線用金属を全
面にデボし、ホトエラチェ楊により配線形成をし、鍵紀
ンーヌ・ドレイン領域とコンタクトを有する工程と１層
間絶縁膜を形成後、コンタクトホールを開す、ムＪ等Ｏ
配線用金属にて配線形成をする工程とを含むことをＩＩ
ＩＩ書とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9859681A JPS58179A (ja) | 1981-06-25 | 1981-06-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9859681A JPS58179A (ja) | 1981-06-25 | 1981-06-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58179A true JPS58179A (ja) | 1983-01-05 |
Family
ID=14224007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9859681A Pending JPS58179A (ja) | 1981-06-25 | 1981-06-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58179A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60178666A (ja) * | 1984-02-27 | 1985-09-12 | Hitachi Ltd | 半導体装置の製造方法 |
| US4836754A (en) * | 1986-11-04 | 1989-06-06 | Kabushiki Kaisha Toyoda Jidoshokki Seisakusho | Turbulence generating device adjacent the inlet end of each discharge port of a multi-cylinder piston-type compressor for providing internal pulsation and noise suppression |
| JPH08293548A (ja) * | 1995-04-21 | 1996-11-05 | Nec Corp | 半導体装置及びその製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5286779A (en) * | 1976-01-14 | 1977-07-19 | Hitachi Ltd | Semiconductor device |
-
1981
- 1981-06-25 JP JP9859681A patent/JPS58179A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5286779A (en) * | 1976-01-14 | 1977-07-19 | Hitachi Ltd | Semiconductor device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60178666A (ja) * | 1984-02-27 | 1985-09-12 | Hitachi Ltd | 半導体装置の製造方法 |
| US4836754A (en) * | 1986-11-04 | 1989-06-06 | Kabushiki Kaisha Toyoda Jidoshokki Seisakusho | Turbulence generating device adjacent the inlet end of each discharge port of a multi-cylinder piston-type compressor for providing internal pulsation and noise suppression |
| JPH08293548A (ja) * | 1995-04-21 | 1996-11-05 | Nec Corp | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3915767A (en) | Rapidly responsive transistor with narrowed base | |
| JPS63140571A (ja) | バイポ−ラトランジスタおよびその製造方法 | |
| US4191595A (en) | Method of manufacturing PN junctions in a semiconductor region to reach an isolation layer without exposing the semiconductor region surface | |
| JPS58179A (ja) | 半導体装置の製造方法 | |
| EP0002107A2 (en) | Method of making a planar semiconductor device | |
| JPS5940571A (ja) | 半導体装置 | |
| JPS5866358A (ja) | 半導体装置の製法 | |
| JPS6220711B2 (ja) | ||
| JP2654056B2 (ja) | 半導体装置の製造方法 | |
| JPS59105366A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JPH0247853B2 (ja) | ||
| JP2745946B2 (ja) | 半導体集積回路の製造方法 | |
| JPH04321233A (ja) | 半導体装置の製造方法 | |
| JPH03175676A (ja) | 半導体装置 | |
| JPS6247166A (ja) | 半導体装置の製造方法 | |
| JPS59132677A (ja) | 薄膜トランジスタの製造方法 | |
| JPS6161548B2 (ja) | ||
| JPS6197857A (ja) | 半導体集積回路の製造方法 | |
| JPH0240921A (ja) | バイポーラトランジスタの製造方法 | |
| JPS61166154A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPS6345865A (ja) | 浮遊ゲ−ト型ｍｏｓ半導体装置 | |
| JPH02275639A (ja) | 半導体装置の製造方法 | |
| JPH03155639A (ja) | 半導体装置の製造方法 | |
| JPH0294636A (ja) | 半導体装置の製造方法 | |
| JPS61147575A (ja) | 半導体装置の製造方法 |