JPS58171108A - 自動ゼロ補正付増幅器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は引測器や計算機システムにおけるアナログデー
タ収集などに用いられるアナログ信号増幅器、特にゼロ
補正を自動的に行うことができる自動ゼロ補正付増幅器
に関するものである。

従来この種の装置として第１図に示すものかあつた。図
において、１は切換接点ａ、ｔ）を有するリレーなどの
スイッチで、切換接点ａ側にはアナログ入力信号Ｖｉが
接続され、切換接点ｂ＠には接地即ちゼロ点基準入力が
接続されている。２はスイッチ１の出力側に接続された
増幅器で、増幅器２はアンプ３およびバッファ４から成
る。５は増幅器２の出力側に接続された計算機システム
で、増幅器２の出力を１ソタル信号に変換するＡＤ変換
器６、プログラム７に従って順次演算制御を行うプロセ
ッサ８およびディジタルデータを一時的に収納するとと
もにこのディジタルデータをプロセッサ８によって自由
に出し入れされるメモリ９を備えている。プロセッサ８
は通常の計算機とマイクロプロセッサのいずれでも良い
。

次に上記の従来装置の動作について説明する。

まず、プロセッサ８からの指令によりスイッチ１を切換
接点す側に接続してアンプ３の入力をゼロとする。この
際、アンプ３は周囲温度および時間に従って出力側にオ
フセットのドリフトが発生し、このオフセットのドリフ
トは増幅度が大きいｌまど大きくなる。このため、バッ
ファ４も出方を出し、この出力はＤ変換器６にょシディ
ゾタル信号に変換サレ、フロセッサ８を介してメモリ９
にディジタルデータとして収納される。次にプロセッサ
８からの指令によシスイッチ１を切換接点ａ側に切換え
るとアンプ３にはアナログ入力信号Ｖｉが入力され、こ
の入力信号Ｖｉはアンプ３により増幅され、バッファ４
を介して紛変換器６によりディジタルデータに変換され
る。この入力信号Ｖｉに対応したディジタルデータをＤ
ｉｓアンプ３の入力信号がゼロ点の際にメモリ９に収納
されたディジタルデータをＤｚとすると、プロセッサ８
はＤｉ　−Ｄｚ　＝　Ｄｔの演算を行い、とのＤｔがゼ
ロ補正されたディジタルデータとして最終的に出力され
る。

従来では以上のようにして自動ゼロ補正付増幅器を得て
いたが、外部に計算機もしくはマイクロプロセッサを用
意しなければならず、汎用増幅器として使用できないと
いう欠点があった。又、プロセッサを使用しない汎用増
幅器は自動ゼロ補正が行われないため経時ドリフトおよ
び温度ドリフリフトが比較的小さい高価なアンプを組み
合せて増幅器を構成すること、周囲温度を一定にするた
めの恒温室を設けることおよびオフセット調整の頻度を
多くすることなども従来性われているが、高価で調整が
面倒になるという欠点があった。

本発明は上記の従来の欠点を除去するために成されたも
ので、安価で汎用性のある自動ゼロ補正付増幅器を提供
することを目的とする。

以下本発明の実施例を図面とともに説明する。

第２図において、１ｏはスイッチ１が切換接点す側に接
続された際のアンプ３の出方をホールドする第１のサン
プルアンドホールド回路、１１はアンプ３の出力と第１
のサンプルアンドホールド回路１０の出力を加炙られ、
その差を出方する差動回路、１２はスイッチ１が切換接
点ａ側に接続された際の差動回路１１の出力をホールド
する第２のサンプルアンドホールド回路、１３はスイッ
チ１および各サンプルアンドホールド回路１０．１２の
タイミングを決めるタイミング回路である。

次に上記装置の動作を第３図を参照して説明する。まず
、タイミング回路１３からの信号によりスイッチ１を切
換接点す側にするとアンプ３の入力はゼロとなり、この
ときのアンプ３の出方を第１のサンプルアンドボールド
回路１ｏよりサンプルしてホールドする。即ち、アンプ
３のこのときのオフセット電圧が第１のサンプルアンド
ホールド回路１０にホールドされる。次にタイミング回
路１３からの信号にょシスイッチ１が切換接点ａ側に切
換わシ、アナログ入力信号Ｖｉがアンプ３に入力されて
増幅される。この増幅信号は差動回路１１の（ト）端子
に入力され、一方差動回路１１の（→端子には第１のサ
ンプルアンドホールド回路１゜にホールドされているア
ンプ３のオフセット電圧が加えられているのでこの両者
の差が差動回路１１から出力される。即ち、差動回路１
１の出力ｖ８はＶｓ＝Ａ（（Ｖｉ　＋ΔＶｏｆｆｓＥｔ
１　）−（△ＶｏｆｆｓＢｔｚ　　））となる。

ただし、Ａはアンプ３の増幅度、ｖｉはアナログ入力信
号電圧、ＶｏｆｆｓｐｔｌはＶｉを入力された際のアン
プ３の入力換算オフセット電圧、ＶｏｆｆｓＥｔｔ２は
第１のサンプルアンドホールド回路１ｏにホールドされ
た瞬間のアンプ３の入力換算オフセット電圧である。Ｖ
ｏｆｆｓＥｔｔとＶｏｆｆａＥｔ２は、時刻がほぼ一致
していれば（例えは時刻の差が１秒以内程度であれば）
温度条件および時間条件ともほぼ同一と見ることができ
るためＶｏｆｆｓＥｔｌ　＊　ＶｏｆｆｓＢｔ２となる
。このだめ、Ｖｓ＝ＡＶｉとなシ、差動回路１１の出力
によってアンプ３の出力からドリフト分を除去した即ち
ゼロ補正された出力が得られ、この出力は第２のサンプ
ルアンドホールド回路１２およびバッファ４を介して出
力鑞圧Ｖｏとして出力される。

しかし、差動回路１１の出力は補正動作中即ちスイッチ
１が切換接点す側にある間は欠損する。

このため、スイッチ１が入力信号Ｖｉ側に接続されてい
る際の差動回路１１の出力をサンプルしホールドする第
２のサンプルアンドホールド回路１２を設け、補正動作
中は該回路１２から出力１に圧ＶＯを得る。

このように本実施例では各ザンンルアンドＪ−−−ルド
回路１０，１２および差動回路１１などによってアンプ
３のゼロ補正された開力を得ており、安価で簡単な構成
で汎用性のあるものが得られる、第４図は本発明の他の
実施例を示し、この例では入力部のアンプとしてシング
ルエンドではなく一対のアンプ３ａ、３ｂを用い、アン
プ３ａ、３ｂの入力側には夫々接点ａ、１）を有するス
イッチｌａ。

１ｂを設けており、各接点ａ側には夫々入力信号Ｖｉａ
　、　Ｖｉｂを印加し、各接点す側は接地する。又、各
アンプ３ａ、３ｂの出力側には差動アンプ１４を設け、
その差動出力を第１のサンプルアンドホールド回路１０
卦よび差動回路１１に加えるようにしている。この場合
、入力がＶｉＢ−Ｖｉｂの差動入力として動作する以外
は前記実施例と同様であるので説明は省略する。

以上のように本発明によれば、増幅器にスイッチ、二つ
のサンプルアンドホールド回路および差動回路などを付
加−ｒることにより増幅器のゼロ補正を行っており、従
来のようにプロセッサを用意したりあるいは増］隅器と
してドリフトの少い、６１曲な増幅器を用いたりさらに
は恒温槽などを設けたシする必要がなく、構成簡単で安
価なかつドリフトが少く精度の良い汎用性のある自動ゼ
ロ補正付増幅器が得られる。

【図面の簡単な説明】

第１図は従来の自動ゼロ補正付増幅器の構成図、−第２
〜３図は夫々本発明の一実施例に係る自動ゼ　、口補正
付増幅器の構成図および動作説明図、第４図は本発明の
他の実施例に係る自動ゼロ補正付増幅器の、Ｓ成因、 １、ｌａ、ｌｂ−スイッチ、３，３ａ、３ｂ−アンプ、
１０・・・第１のサンプルアンドホールド回ｇ、ｉｔ・
・−差動回路、１２・・・第２のサンプルアンドホール
ド回路、１３・・・タイミング回路、１４・・・差動ア
ンプ。 尚、図中同一符号は同−又は相当部分を示す。 代理人　　　葛　　野　　信　　− 第１図

Claims (1)

【特許請求の範囲】
1. （１）増幅器と、増幅器の入力側に設けられ、入力信号
   とゼロ点とを切換可能に読み込むスイッチと、スイッチ
   のゼロ点読み込み時における増幅器の出力をホールドす
   る第１のサンプルアンドホールド回路と、増幅器の出力
   と第１のサンプルアンドホールド回路の出力の差を出力
   する差動回路と、スイッチの入力信号読み込み時におけ
   る差動回路の出力をホールドする第２のサンプルアンド
   ホールド回路を備えたことを特徴とする自動ゼロ補正付
   増幅器。